[發(fā)明專利]應(yīng)用于EEPROM的靈敏放大器

無效

• 申請(qǐng)?zhí)枺?/td>: 200910107026.5
• 申請(qǐng)日: 2009-04-29
• 公開（公告）號(hào): CN101546604A
• 公開（公告）日: 2009-09-30
• 發(fā)明（設(shè)計(jì)）人: 王振華;武岳山;孔令榮;熊立志
• 申請(qǐng)（專利權(quán)）人: 深圳市遠(yuǎn)望谷信息技術(shù)股份有限公司
• 主分類號(hào): G11C16/26
• 分類號(hào): G11C16/26
• 代理公司: 深圳市中知專利商標(biāo)代理有限公司
• 代理人: 孫 皓;林 虹

技術(shù)領(lǐng)域

本發(fā)明涉及一種電可擦除可編程只讀存儲(chǔ)器，特別是一種電可擦除可編程只讀存儲(chǔ)器的放大器。

背景技術(shù)

EEPROM(Electrically?Erasable?Programmable?Read?Only?Memory，電可擦除可編程只讀存儲(chǔ)器)是目前廣泛應(yīng)用的非揮發(fā)性存儲(chǔ)器，把存儲(chǔ)單元里的信息正確的讀出是整個(gè)存儲(chǔ)器最關(guān)鍵的操作，而完成這一操作的最核心電路是靈敏放大器電路。隨著應(yīng)用需求的增加，低電源電壓低功耗的EEPROM逐漸成為EEPROM的設(shè)計(jì)和發(fā)展方向，對(duì)于嵌入式的EEPROM更是如此。由于位線上的各種寄生電容并未隨著工作電壓的降低和工作電流的下降而有所減小，因此在低電源電壓低功耗EEPROM中，位線上的充電速度大大低于在更高電壓下工作的EEPROM，EEPROM的讀取速度也因此受到很大影響，這也在一定程度上限制了EEPROM的應(yīng)用范圍。

發(fā)明內(nèi)容

本發(fā)明的目的是提供一種應(yīng)用于EEPROM的靈敏放大器，要解決的技術(shù)問題是加快了EEPROM的讀取速度。

本發(fā)明采用以下技術(shù)方案：一種應(yīng)用于EEPROM的靈敏放大器，使能控制電路連接負(fù)載控制電路和判決電路，所述判決電路的輸入端連接有同步時(shí)鐘預(yù)充電路；所述同步時(shí)鐘預(yù)充電路由第三PMOS管構(gòu)成，其柵極接同步時(shí)鐘信號(hào)，源極接電源，漏極連接使能控制電路與判決電路之間的位線和判決電路的輸入端。

本發(fā)明的使能控制電路設(shè)有第一NMOS管和第一PMOS管；第一PMOS管的柵極接使能控制信號(hào)，源極與負(fù)載控制電路相連，漏極連接位線和判決電路輸入端；第一NMOS管的柵極接使能控制信號(hào)，漏極連接位線和判決電路輸入端，源極接地。

本發(fā)明的負(fù)載控制電路由第零PMOS管構(gòu)成，柵極接偏置電壓，源極接電源，漏極連接使能控制電路的第一PMOS管的源極。

本發(fā)明的判決電路由第二NMOS管和第二PMOS管組成反相器，兩柵極連接構(gòu)成反相器的輸入端，連接位線，兩漏極連接構(gòu)成輸出端，第二NMOS管源極接地，第二PMOS管源極接同步時(shí)鐘預(yù)充電路的第三NMOS管的源極。

本發(fā)明的判決電路的輸出端接數(shù)據(jù)鎖存器的輸入端。

本發(fā)明的判決電路的輸入端經(jīng)譯碼電路接存儲(chǔ)單元陣列。

本發(fā)明與現(xiàn)有技術(shù)相比，判決電路的輸入端連接同步時(shí)鐘預(yù)充電路，通過由同步時(shí)鐘相位控制的預(yù)充電路產(chǎn)生一條預(yù)充路徑，對(duì)位線進(jìn)行預(yù)充，使該靈敏放大器電路具有更快的讀取速度，另外，本發(fā)明通過增加使能模式，可根據(jù)應(yīng)用需要將整個(gè)靈敏放大器關(guān)閉，達(dá)到降低功耗的目的。

附圖說明

圖1是本發(fā)明實(shí)施例的電路原理圖。

圖2是本發(fā)明實(shí)施例的電路工作時(shí)序圖。

具體實(shí)施方式

下面結(jié)合附圖和實(shí)例對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說明。如圖1所示，本發(fā)明的應(yīng)用于EEPROM的靈敏放大器，包括使能控制電路106、負(fù)載控制電路105、判決電路103和同步時(shí)鐘預(yù)充電路104四個(gè)部分。使能控制電路106連接負(fù)載控制電路105和判決電路103，使能控制電路106與判決電路103之間連線構(gòu)成位線107，同步時(shí)鐘預(yù)充電路104接判決電路103的輸入端。判決電路103的輸出端接數(shù)據(jù)鎖存器108，判決電路103的輸入端經(jīng)譯碼電路102接存儲(chǔ)單元陣列101。

使能控制電路106設(shè)有第一NMOS管MN1和第一PMOS管MP1，MP1管的柵極接使能控制信號(hào)ENB，源極與負(fù)載控制電路105的第零PMOS管MP0的漏極相連，漏極連接位線和判決電路輸入端。MN1管的柵極接使能控制信號(hào)，漏極連接位線和判決電路輸入端，源極連接地GND。輸出端為位線107。使能控制信號(hào)為異步控制信號(hào)，通過控制該信號(hào)能將所述靈敏放大器關(guān)斷，進(jìn)入低功耗狀態(tài)。

負(fù)載控制電路105為一個(gè)電流源電路，由第零PMOS管MP0構(gòu)成，柵極接偏置電壓Vbias，源極連接電源VDD，漏極連接使能控制電路的MP1管的源極。

判決電路103由第二NMOS管MN2和第二PMOS管MP2組成反相器INV1，MN2管和MP2管兩柵極連接構(gòu)成反相器INV1的輸入端，連接位線107，兩漏極連接構(gòu)成輸出端，連接數(shù)據(jù)鎖存器109的輸入端。MN2管源極連接地GND，MP2管源極接同步時(shí)鐘預(yù)充電路104的第三NMOS管MP3的源極。

同步時(shí)鐘預(yù)充電路104由第三PMOS管MP3構(gòu)成一條充電路徑，其柵極連接同步時(shí)鐘信號(hào)，源極連接電源VDD，漏極連接位線和判決電路的輸入端。同步時(shí)鐘預(yù)充電路的控制信號(hào)為同步時(shí)鐘信號(hào)，不需要引入額外的控制信號(hào)。