[發(fā)明專利]嵌入式處理器的亂序執(zhí)行控制裝置

無效

• 申請(qǐng)?zhí)枺?/td>: 200910095584.4
• 申請(qǐng)日: 2009-01-22
• 公開（公告）號(hào): CN101477454A
• 公開（公告）日: 2009-07-08
• 發(fā)明（設(shè)計(jì)）人: 嚴(yán)曉浪;陳志堅(jiān);葛海通;孟建熠
• 申請(qǐng)（專利權(quán)）人: 浙江大學(xué)
• 主分類號(hào): G06F9/38
• 分類號(hào): G06F9/38
• 代理公司: 杭州天正專利事務(wù)所有限公司
• 代理人: 王 兵;王利強(qiáng)

技術(shù)領(lǐng)域

本發(fā)明涉及嵌入式處理器設(shè)計(jì)，尤其是嵌入式處理器中的亂序執(zhí)行控制裝置。

背景技術(shù)

嵌入式系統(tǒng)已經(jīng)滲入到日常生活的各個(gè)方面。在手機(jī)、便攜式多媒體播放器、數(shù)碼相機(jī)、機(jī)頂盒里都有嵌入式系統(tǒng)的身影。嵌入式領(lǐng)域的不斷擴(kuò)大和應(yīng)用的不斷復(fù)雜，對(duì)嵌入式處理器的性能提出了更高的要求。

流水線技術(shù)是現(xiàn)代嵌入式處理器普遍采用的一種技術(shù)。流水線技術(shù)是一種將每條指令的執(zhí)行分解為多步，并讓各步操作并行執(zhí)行，從而實(shí)現(xiàn)多條指令并行處理的技術(shù)。流水線技術(shù)可在一定程度上提高了嵌入式處理器的性能，但是由于程序是一個(gè)順序指令流，流水線只能按照程序順序執(zhí)行。如果位于程序前列的指令由于執(zhí)行條件不滿足而停頓時(shí)，其后續(xù)指令將在流水線中被堵塞而不能被及時(shí)處理，導(dǎo)致處理器性能的下降。

超標(biāo)量技術(shù)是高端嵌入式處理器采用的技術(shù)。超標(biāo)量技術(shù)通過提高指令發(fā)射的并行性，提升處理器的性能。所謂超標(biāo)量技術(shù)，就是處理器可以在一個(gè)時(shí)鐘周期內(nèi)發(fā)射多條指令，同時(shí)在處理器內(nèi)部實(shí)現(xiàn)多條流水線，達(dá)到一個(gè)周期并行執(zhí)行多條指令的目的。超標(biāo)量技術(shù)在顯著提升處理器性能的同時(shí)，伴隨著邏輯設(shè)計(jì)復(fù)雜度和硬件資源的增加。

發(fā)明內(nèi)容

為了克服已有的嵌入式處理器不能兼顧性能和功耗、成本高的不足，本發(fā)明提供一種在低功耗的前提下提高性能、成本低的應(yīng)用于嵌入式處理器的亂序執(zhí)行控制裝置。

本發(fā)明解決其技術(shù)問題所采用的技術(shù)方案是：

一種嵌入式處理器的亂序執(zhí)行控制裝置，所述的亂序執(zhí)行控制裝置包括：發(fā)射單元，用于將譯碼后的指令存放到流水線寄存器，單時(shí)鐘周期發(fā)射指令，如參與運(yùn)算的操作數(shù)準(zhǔn)備完畢，在下一時(shí)鐘周期將其送入執(zhí)行單元開始執(zhí)行；如參與運(yùn)算的操作數(shù)未準(zhǔn)備完畢，將操作數(shù)未就緒的指令暫時(shí)保存至保留站寄存器中并釋放發(fā)射窗口，下一個(gè)時(shí)鐘周期，后續(xù)指令通過發(fā)射窗口進(jìn)行正常發(fā)射；

保留站寄存器單元，用于與各個(gè)執(zhí)行單元一一對(duì)應(yīng)，當(dāng)發(fā)射的指令因?yàn)閷懽x數(shù)據(jù)相關(guān)沖突而產(chǎn)生停頓時(shí)，臨時(shí)保存產(chǎn)生停頓的指令，并進(jìn)行操作數(shù)旁路監(jiān)聽；

執(zhí)行控制單元，用于實(shí)時(shí)監(jiān)測(cè)各執(zhí)行單元的工作情況，并根據(jù)各執(zhí)行單元返回的信息將保留站寄存器中的指令或者當(dāng)前發(fā)射的指令動(dòng)態(tài)分配至空閑的執(zhí)行單元中。

作為優(yōu)選的一種方案：所述的亂序執(zhí)行控制裝置還包括：動(dòng)態(tài)分配標(biāo)簽單元，用于標(biāo)識(shí)指令發(fā)射順序，在指令發(fā)射階段，對(duì)順序發(fā)射的各類指令動(dòng)態(tài)分配標(biāo)簽；操作數(shù)旁路監(jiān)聽邏輯識(shí)別目標(biāo)指令的標(biāo)簽，動(dòng)態(tài)旁路所需的操作數(shù)；指令運(yùn)算結(jié)果根據(jù)指令標(biāo)簽實(shí)現(xiàn)保存。

作為優(yōu)選的另一種方案：所述亂序執(zhí)行控制裝置還包括：重排序緩沖器，用于對(duì)亂序執(zhí)行結(jié)果的臨時(shí)保存，并按指令順序，退休已完成執(zhí)行的指令，將運(yùn)算結(jié)果按序回寫到通用寄存器。

進(jìn)一步，所述保留站寄存器單元中，保留站的深度根據(jù)嵌入式應(yīng)用程序執(zhí)行過程中各執(zhí)行單元的執(zhí)行負(fù)荷進(jìn)行調(diào)整。

再進(jìn)一步，在所述發(fā)射單元中，將多條指令存放到流水線寄存器，單時(shí)鐘周期發(fā)射多條指令。

本發(fā)明的技術(shù)構(gòu)思為：現(xiàn)有的嵌入式處理器普遍采用的是順序執(zhí)行的機(jī)制，處理器按照程序的指令流順序處理。如果位于程序前列的指令由于執(zhí)行條件不滿足而停頓時(shí)，其后續(xù)指令將在流水線中被堵塞而不能被及時(shí)處理。為了克服順序指令流在流水線中停頓造成的性能影響，亂序執(zhí)行機(jī)制被應(yīng)用到嵌入式處理器設(shè)計(jì)當(dāng)中。亂序執(zhí)行機(jī)制允許指令不按程序規(guī)定順序，進(jìn)入執(zhí)行單元執(zhí)行。當(dāng)位于程序前列的指令由于執(zhí)行條件不滿足而產(chǎn)生停頓時(shí)，不會(huì)鎖住流水線，后續(xù)指令仍然可以使用流水線資源發(fā)射到各執(zhí)行單元，提前開始執(zhí)行。亂序執(zhí)行技術(shù)打亂指令執(zhí)行順序，讓具備執(zhí)行條件的后續(xù)指令提前被處理，實(shí)現(xiàn)處理器內(nèi)部功能單元滿負(fù)荷運(yùn)轉(zhuǎn)，充分挖掘指令級(jí)并行性，從而提高處理器的處理能力。

應(yīng)用于嵌入式處理器的亂序執(zhí)行控制裝置，是實(shí)現(xiàn)處理器亂序處理指令的控制裝置。在亂序執(zhí)行控制裝置的管理下，若當(dāng)前指令發(fā)生停頓時(shí)，發(fā)射窗口仍可非阻塞發(fā)射，后續(xù)指令先于停頓指令被提前執(zhí)行。亂序執(zhí)行控制裝置對(duì)嵌入式處理器，尤其是超標(biāo)量嵌入式處理器的性能提升顯著。