[發明專利]嵌入式處理器的亂序執行控制裝置

無效

• 申請號: 200910095584.4
• 申請日: 2009-01-22
• 公開（公告）號: CN101477454A
• 公開（公告）日: 2009-07-08
• 發明（設計）人: 嚴曉浪;陳志堅;葛海通;孟建熠
• 申請（專利權）人: 浙江大學
• 主分類號: G06F9/38
• 分類號: G06F9/38
• 代理公司: 杭州天正專利事務所有限公司
• 代理人: 王 兵;王利強

1、一種嵌入式處理器的亂序執行控制裝置，其特征在于：所述的亂序執行控制裝置包括：

發射單元，用于將譯碼后的指令存放到流水線寄存器，單時鐘周期發射指令，如參與運算的操作數準備完畢，在下一時鐘周期將其送入執行單元開始執行；如參與運算的操作數未準備完畢，將操作數未就緒的指令暫時保存至保留站寄存器中并釋放發射窗口，下一個時鐘周期，后續指令通過發射窗口進行正常發射；

保留站寄存器單元，用于與各個執行單元一一對應，當發射的指令因為寫讀數據相關沖突而產生停頓時，臨時保存產生停頓的指令，并進行操作數旁路監聽；

執行控制單元，用于實時監測各執行單元的工作情況，并根據各執行單元返回的信息將保留站寄存器中的指令或者當前發射的指令動態分配至空閑的執行單元中。

2、如權利要求1所述的嵌入式處理器的亂序執行控制裝置，其特征在于：所述的亂序執行控制裝置還包括：

動態分配標簽單元，用于標識指令發射順序，在指令發射階段，對順序發射的各類指令動態分配標簽；操作數旁路監聽邏輯識別目標指令的標簽，動態旁路所需的操作數；指令運算結果根據指令標簽實現保存。

3、如權利要求1或2所述的嵌入式處理器的亂序執行控制裝置，其特征在于：所述的亂序執行控制裝置還包括：

重排序緩沖器，用于對亂序執行結果的臨時保存，并按指令順序，退休已完成執行的指令，將運算結果按序回寫到通用寄存器。

4、如權利要求1或2所述的嵌入式處理器的亂序執行控制裝置，其特征在于：所述保留站寄存器單元中，保留站的深度根據嵌入式應用程序執行過程中各執行單元的執行負荷進行調整。

5、如權利要求3所述的嵌入式處理器的亂序執行控制裝置，其特征在于：所述保留站寄存器單元中，保留站的深度根據嵌入式應用程序執行過程中各執行單元的執行負荷進行調整。

6、如權利要求1或2所述的嵌入式處理器的亂序執行控制裝置，其特征在于：在所述發射單元中，將多條指令存放到流水線寄存器，單時鐘周期發射多條指令。

7、如權利要求3所述的嵌入式處理器的亂序執行控制裝置，其特征在于：在所述發射單元中，將多條指令存放到流水線寄存器，單時鐘周期發射多條指令。

8、如權利要求4所述的嵌入式處理器的亂序執行控制裝置，其特征在于：在所述發射單元中，將多條指令存放到流水線寄存器，單時鐘周期發射多條指令。