[發明專利]TFT-LCD陣列基板及其制造方法

有效

• 申請號: 200910093380.7
• 申請日: 2009-09-18
• 公開（公告）號: CN102023431A
• 公開（公告）日: 2011-04-20
• 發明（設計）人: 謝振宇
• 申請（專利權）人: 北京京東方光電科技有限公司
• 主分類號: G02F1/1362
• 分類號: G02F1/1362;G02F1/1368;H01L27/02;H01L21/82
• 代理公司: 北京同立鈞成知識產權代理有限公司 11205
• 代理人: 曲鵬

技術領域

本發明涉及一種液晶顯示器及其制造方法，尤其是一種TFT-LCD陣列基板及其制造方法。

背景技術

目前，制造薄膜晶體管液晶顯示器(Thin?Film?Transistor?Liquid?Crystal?Display，簡稱TFT-LCD)陣列基板是通過一組構圖工藝形成構圖來完成，一次構圖工藝形成一層構圖，構圖工藝的次數可以衡量制造TFT-LCD陣列基板的繁簡程度，減少構圖工藝的次數就意味著制造成本的降低。現在技術的五次構圖工藝包括：柵線和柵電極構圖、有源層構圖、源電極/漏電極構圖、鈍化層過孔構圖和像素電極構圖，每一次構圖工藝中又分別包括薄膜沉積、掩膜曝光和刻蝕工藝，其中刻蝕工藝包括干法刻蝕和濕法刻蝕。

現在技術采用的四次構圖工藝技術是在五次構圖工藝基礎上，利用半色調(Half?Tone)或灰色調(Gray?Tone)掩模板技術，將有源層構圖與源電極/漏電極構圖合并成一個構圖工藝，通過一次構圖工藝完成有源層、數據線、源電極、漏電極和TFT溝道區域圖形的制作，其工藝過程主要包括：通過采用普通掩模板的第一次構圖工藝形成柵線和柵電極圖形；通過采用半色調或灰色調掩模板的第二次構圖工藝形成有源層、數據線、源電極、漏電極和TFT溝道區域圖形；通過采用普通掩模板的第三次構圖工藝形成鈍化層過孔、柵線接口過孔和數據線接口過孔圖形；通過采用普通掩模板的第四次構圖工藝形成像素電極圖形，像素電極通過鈍化層過孔與漏電極連接。

由于每次構圖工藝均需要把掩模板的圖形轉移到薄膜圖形上，而每一層薄膜圖形都需要精確地罩在另一層薄膜圖形上，因此現有技術五次構圖工藝存在工藝復雜、生產周期長和使用掩模板數量多等缺陷，同時較長的工藝周期增加了不良發生率，造成良品率降低、成本增加。而現有技術四次構圖工藝中，由于TFT溝道區域圖形是采用部分曝光和多步刻蝕工藝形成，導致TFT溝道區域圖形刻蝕均勻性較差，薄膜晶體管的性能不穩定。

發明內容

本發明的目的是提供一種TFT-LCD陣列基板及其制造方法，采用三次構圖工藝實現TFT-LCD陣列基板的制造，不僅工藝簡化，而且薄膜晶體管的性能穩定。

為了實現上述目的，本發明提供了一種TFT-LCD陣列基板，包括數條柵線和數據線，所述柵線和數據線限定的每個像素區域內形成有像素電極和薄膜晶體管，所述薄膜晶體管的源電極和漏電極分別通過半導體層表面形成的摻雜半導體層與半導體層連接。

所述摻雜半導體層為使用磷烷或氨氣電離后離子注入到半導體層表面后形成。

所述柵線上形成有覆蓋整個基板的柵絕緣層；所述薄膜晶體管的半導體層形成在所述柵絕緣層上，并位于所述薄膜晶體管的柵電極的上方；鈍化層形成在上述構圖上，在所述半導體層所在位置開設有源電極過孔和漏電極過孔；所述摻雜半導體層形成在源電極過孔和漏電極過孔內的半導體層表面上。

所述源電極通過其下方的透明導電薄膜和源電極過孔內的摻雜半導體層與半導體層連接，所述漏電極通過其下方的透明導電薄膜和漏電極過孔內的摻雜半導體層與半導體層連接，所述源電極與漏電極之間形成TFT溝道區域。

所述源電極通過其下方的透明導電薄膜和源電極過孔內的摻雜半導體層與半導體層連接，所述漏電極為與像素電極相互連接成一體結構的透明漏電極，所述透明漏電極通過漏電極過孔內的摻雜半導體層與半導體層連接，所述源電極與透明漏電極之間形成TFT溝道區域。

為了實現上述目的，本發明還提供了一種TFT-LCD陣列基板制造方法，包括：

步驟1、在基板上形成包括柵線和準半導體層的圖形，所述準半導體層位于柵線的上方；

步驟2、在完成前述步驟的基板上通過構圖工藝形成半導體層圖形，在所述半導體層所在位置形成包括源電極過孔和漏電極過孔的圖形，且在所述源電極過孔和漏電極過孔內的半導體層表面形成摻雜半導體層；

步驟3、在完成前述步驟的基板上通過構圖工藝形成包括像素電極、數據線、源電極和漏電極的圖形，所述源電極通過所述源電極過孔內的摻雜半導體層與半導體層連接，所述漏電極通過所述漏電極過孔內的摻雜半導體層與半導體層連接，所述源電極與漏電極之間形成TFT溝道區域圖形。