[發明專利]陣列基板及其制造方法

無效

• 申請號: 200910091488.2
• 申請日: 2009-08-21
• 公開（公告）號: CN101995712A
• 公開（公告）日: 2011-03-30
• 發明（設計）人: 陳宇鵬;鄭堯燮
• 申請（專利權）人: 北京京東方光電科技有限公司
• 主分類號: G02F1/1362
• 分類號: G02F1/1362;G02F1/1368;H01L21/82
• 代理公司: 北京同立鈞成知識產權代理有限公司 11205
• 代理人: 劉芳

1.一種陣列基板，包括襯底基板；所述襯底基板上形成有橫縱交叉的多條數據線和柵掃描線，圍設形成矩陣形式排列的像素單元；所述像素單元中形成有TFT開關和像素電極，其特征在于，還包括：

數據聯結線，與所述數據線、柵掃描線或像素電極同層形成，且彼此相互間隔，所述數據聯結線與各所述數據線通過第一絕緣層中的數據過孔相連；和/或

柵聯結線，與所述數據線、柵掃描線或像素電極同層形成，且彼此相互間隔，所述柵聯結線與各所述柵掃描線通過第二絕緣層中的柵過孔相連。

2.根據權利要求1所述的陣列基板，其特征在于，還包括：

存儲電容線，與所述柵掃描線同層形成，且彼此相互間隔；

電容聯結線，與所述柵掃描線、數據線或像素電極同層形成，且彼此相互間隔，所述電容聯結線與各所述存儲電容線通過第二絕緣層中的電容過孔相連。

3.根據權利要求1或2所述的陣列基板，其特征在于：

所述數據聯結線與所述柵掃描線同層形成時，所述第一絕緣層包括柵極絕緣層和鈍化層，所述數據聯結線與所述數據線通過填充在柵極絕緣層和鈍化層數據過孔中的像素電極材料相連。

4.根據權利要求1或2所述的陣列基板，其特征在于：

所述數據聯結線與所述像素電極同層形成時，所述第一絕緣層包括鈍化層，所述數據聯結線與所述數據線通過填充在鈍化層數據過孔中的像素電極材料相連。

5.根據權利要求1或2所述的陣列基板，其特征在于：

所述數據聯結線與所述數據線同層形成時，所述第一絕緣層包括鈍化層，所述數據聯結線與所述數據線通過填充在鈍化層數據過孔中的像素電極材料相連。

6.根據權利要求1或2所述的陣列基板，其特征在于：

所述柵聯結線與所述數據線同層形成時，所述第二絕緣層包括柵極絕緣層和鈍化層，所述柵聯結線與所述柵掃描線通過填充在柵極絕緣層和鈍化層柵過孔中的像素電極材料相連。

7.根據權利要求1或2所述的陣列基板，其特征在于：

所述柵聯結線與所述像素電極同層形成時，所述第二絕緣層包括柵極絕緣層和鈍化層，所述柵聯結線與所述柵掃描線通過填充在柵極絕緣層和鈍化層柵過孔中的像素電極材料相連。

8.根據權利要求1或2所述的陣列基板，其特征在于：

所述柵聯結線與所述柵掃描線同層形成時，所述第二絕緣層包括柵極絕緣層和鈍化層，所述柵聯結線與所述柵掃描線通過填充在柵極絕緣層和鈍化層柵過孔中的像素電極材料相連。

9.一種陣列基板的制造方法，包括在襯底基板上形成柵掃描線、柵電極、有源層、源電極、漏電極、數據線和像素電極的步驟，其特征在于：

在形成所述柵掃描線、所述數據線或所述像素電極的同時，還形成數據聯結線，且彼此相互間隔，所述數據聯結線與各所述數據線通過第一絕緣層中的數據過孔相連；和/或

在形成所述柵掃描線、所述數據線或所述像素電極的同時，還形成柵聯結線，且彼此相互間隔，所述柵聯結線與各所述柵掃描線通過第二絕緣層中的柵過孔相連。

10.根據權利要求9所述的陣列基板的制造方法，其特征在于，在襯底基板上形成柵掃描線、柵電極、有源層、源電極、漏電極、數據線和像素電極，且在形成所述柵掃描線的同時還形成數據聯結線，在形成所述數據線的同時還形成柵聯結線包括：

在襯底基板上沉積柵掃描線薄膜，通過構圖工藝形成包括柵掃描線、柵電極和數據聯結線的圖案，所述數據聯結線與所述柵掃描線彼此間隔；

在形成上述圖案的襯底基板上沉積柵極絕緣層薄膜、有源層薄膜和數據線薄膜，通過構圖工藝形成包括有源層、源電極、漏電極、數據線和柵聯結線的圖案，所述柵聯結線與所述數據線彼此間隔；

在形成上述圖案的襯底基板上沉積鈍化層薄膜；

對所述鈍化層薄膜和所述柵極絕緣層薄膜進行構圖工藝，形成鈍化層過孔、柵過孔和數據過孔，所述柵過孔的位置分別對應柵聯結線和柵掃描線的位置，所述數據過孔的位置分別對應數據聯結線和數據線的位置；

在形成上述圖案的襯底基板上沉積像素電極薄膜，通過構圖工藝形成包括像素電極、柵過孔連接線和數據過孔連接線的圖案，各所述柵過孔連接線分別通過柵過孔連接所述柵聯結線和柵掃描線，各所述數據過孔連接線分別通過數據過孔連接所述數據聯結線和數據線。