[發(fā)明專利]一種鍺基肖特基晶體管的制備方法

有效

• 申請?zhí)枺?/td>: 200910090737.6
• 申請日: 2009-08-07
• 公開（公告）號: CN101635262A
• 公開（公告）日: 2010-01-27
• 發(fā)明（設計）人: 郭岳;安霞;黃如;張興
• 申請（專利權(quán)）人: 北京大學
• 主分類號: H01L21/338
• 分類號: H01L21/338;H01L21/265;H01L21/324
• 代理公司: 北京君尚知識產(chǎn)權(quán)代理事務所（普通合伙）
• 代理人: 余長江

技術(shù)領(lǐng)域

本發(fā)明屬于超大規(guī)模集成電路(ULSI)工藝制造技術(shù)領(lǐng)域，具體涉及一種鍺基肖特基晶體管的制備方法。?

背景技術(shù)

隨著器件尺寸的縮小，遷移率的退化變成一個很棘手的問題。相比硅材料，鍺材料具有更高、更加對稱的低場載流子遷移率，窄的能帶寬度，同時與硅工藝兼容，所以鍺基器件成為高速MOSFET器件一個很有希望的發(fā)展方向。?

鍺基肖特基晶體管是一種非常具有發(fā)展?jié)摿Φ男滦徒Y(jié)構(gòu)，它與傳統(tǒng)晶體管的主要區(qū)別就是它用金屬鍺化物源漏代替了傳統(tǒng)高摻雜的源漏，源漏和溝道的接觸由PN結(jié)變成了金屬和半導體接觸的肖特基結(jié)。?

鍺基肖特基晶體管有如下優(yōu)勢：(1)金屬鍺化物源漏有較好化學穩(wěn)定性，同時有非常好的電阻率特性，有效減小源漏串聯(lián)電阻。(2)肖特基晶體管工藝所需的光刻版比傳統(tǒng)MOS器件少，制造過程更簡單。關(guān)鍵的金屬源漏采用自對準技術(shù)，光刻出源漏區(qū)之后淀積金屬，快速退火使得金屬與Ge反應生成鍺化物，氧化層上的金屬沒有發(fā)生反應，用選擇腐蝕除去。(3)用來控制短溝效應的Pocket/halo注入不再需要，傳統(tǒng)形成高摻雜源漏的兩次注入也省略掉，這樣能減小襯底損傷和應力的釋放，保持較高的載流子遷移率，還避免雜質(zhì)漲落對器件特性的影響，同時也更有利于提高集成密度。(4)工藝和結(jié)構(gòu)上的特點使得肖特基晶體管避免了寄生雙極管效應，改善晶體管的短溝性能，有較低的溝道注入，高的溝道遷移率，并且可以降低結(jié)電容和柵電容，提高高頻特性。(5)肖特基晶體管的制備過程和CMOS工藝完全兼容，而且它較低的溫度預算非常有利于high-k介質(zhì)、金屬柵、應力溝道等工藝集成，這是非常難得的優(yōu)勢。(6)鍺基肖特基晶體管結(jié)構(gòu)在鍺材料上實現(xiàn)鍺化物源漏將會大大克服體Ge器件中雜質(zhì)在Ge中的固溶度較低，源漏電阻較大，而且在激活過程中雜質(zhì)擴散較快，非常難以實現(xiàn)淺結(jié)等缺點。(7)Ge材料遷移率大、速度特性好。?

但是，鍺基肖特基晶體管也受到了以下問題的制約：?

1、由于肖特基晶體管的源漏與溝道是金屬半導體接觸，受肖特基勢壘高度的影響，肖特基晶體管泄漏電流較大，使它的開關(guān)比受到一定的制約，開態(tài)驅(qū)動電流較小，關(guān)態(tài)泄?露電流大；?

2、金屬淀積在鍺上經(jīng)退火形成的鍺化物，會由于成核凝聚反應使得鍺化物表面產(chǎn)生凝聚形成很多空洞，這對于制備肖特基晶體管是不利的，因為與溝道相接的鍺化物的形貌直接影響鍺基肖特基晶體管的性能，過差的鍺化物表面形貌會導致源漏性質(zhì)的不均勻，波動比較大，如果鍺化物薄膜形成過多的空洞，則晶體管的性能會受很大影響，甚至根本無法導通。?

發(fā)明內(nèi)容

針對上述鍺基肖特基晶體管存在的問題，本發(fā)明提出了一種鍺基肖特基晶體管的制備方法，該工藝方法可以有效調(diào)控金屬和半導體接觸的勢壘高度，同時還可以改善鍺化物的表面形貌。?

一種鍺基肖特基晶體管的制備方法，其包括以下步驟：?

1-1)在鍺基襯底上制作MOS結(jié)構(gòu)；?

1-2)濺射金屬薄膜；?

1-3)進行第一次熱處理，快速熱退火使上述金屬薄膜層與位于其下方的鍺襯底反應形成金屬鍺化物；?

1-4)去除未反應的金屬薄膜層；?

1-5)在反應生成的金屬鍺化物層中摻入雜質(zhì)；?

1-6)第二次熱處理，退火使得上述摻入的雜質(zhì)激活驅(qū)入，在鍺半導體襯底與鍺化物源漏界面處雜質(zhì)分凝，形成高濃度區(qū)域；?

1-7)形成接觸孔、金屬連線。?

步驟1-1)具體包括：?

2-1)在襯底上制作隔離區(qū)；?

2-2)淀積一柵介質(zhì)層；?

2-3)制備柵結(jié)構(gòu)；?

2-4)形成側(cè)墻結(jié)構(gòu)。?

所述鍺基襯底是體鍺襯底或鍺覆絕緣(GOI)襯底。?

所述步驟1-2)的金屬薄膜為鎳、鉑或鈷膜。?

所述1-3)步驟中，退火溫度為350℃至600℃，退火時間為30秒至80秒。?

所述1-5)步驟中，對于PMOS，可以摻雜Al，Ga，In，Mg，對于NMOS，可以摻?雜P，As，Sb，S，Se，摻雜劑量5e13至5e15atom/cm^-2。?

所述1-6)步驟中，熱退火工藝溫度介于400至600度，退火時間介于10秒至70秒。?

與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果是：?