[發(fā)明專利]一種復(fù)位電路

有效

• 申請?zhí)枺?/td>: 200910082075.8
• 申請日: 2009-04-22
• 公開（公告）號: CN101873125A
• 公開（公告）日: 2010-10-27
• 發(fā)明（設(shè)計）人: 劉銘
• 申請（專利權(quán)）人: 北京芯技佳易微電子科技有限公司
• 主分類號: H03K17/22
• 分類號: H03K17/22
• 代理公司: 北京潤澤恒知識產(chǎn)權(quán)代理有限公司 11319
• 代理人: 蘇培華

技術(shù)領(lǐng)域

本發(fā)明涉及集成電路技術(shù)領(lǐng)域，特別是涉及一種復(fù)位電路。

背景技術(shù)

現(xiàn)有技術(shù)中，復(fù)位電路(Power?on?reset，POR)通常是指上電復(fù)位電路，其主要針對邏輯電路在上電過程中極易出現(xiàn)的錯誤狀態(tài)，在電源電壓達到電路的正常工作電平后，產(chǎn)生復(fù)位信號對邏輯電路進行初始化，以保證數(shù)字邏輯的正確性。

為達到節(jié)省功耗和成本的目的，目前較為通用的POR電路在上電以后就會關(guān)閉。然而，實際中亦存在諸多電源電壓下降過程中出現(xiàn)的錯誤狀態(tài)，如當(dāng)電源電壓很低時(一般在閾值電壓附近)，芯片內(nèi)部電路都處于關(guān)斷狀態(tài)，很多存儲單元就會丟失數(shù)據(jù)；或如，在正常工作時，電源突然出現(xiàn)大的波動，瞬間電壓低于閾值電壓，則會丟失數(shù)據(jù)，并且在電源回到正常狀態(tài)時，就會出現(xiàn)錯誤。

因此，目前需要本領(lǐng)域技術(shù)人員迫切解決的一個技術(shù)問題就是：如何能夠創(chuàng)新地提出一種復(fù)位電路，用以在節(jié)省功耗和成本的前提下，避免電源電壓下降過程中出現(xiàn)的錯誤狀態(tài)。

發(fā)明內(nèi)容

本發(fā)明所要解決的技術(shù)問題是提供一種復(fù)位電路，用以在節(jié)省功耗和成本的前提下，避免電源電壓下降過程中出現(xiàn)的錯誤狀態(tài)。

為了解決上述技術(shù)問題，本發(fā)明實施例公開了一種復(fù)位電路，包括接在電源與地之間的MOS管支路，以及，通過分壓連接點與所述MOS管支路連接的反相器支路；所述反相器支路包括反相器，用于受低于其翻轉(zhuǎn)電壓的電壓信號觸發(fā)，產(chǎn)生復(fù)位信號；所述復(fù)位電路還包括：

與所述MOS管支路連接的阻抗器件，用于在電源電壓下降到第一預(yù)設(shè)電壓時，使所述分壓連接點的電壓低于反相器的翻轉(zhuǎn)電壓；其中，所述第一預(yù)設(shè)電壓高于MOS管支路的閾值電壓。

優(yōu)選的，所述MOS管支路包括兩個串聯(lián)的PMOS管MP0和MP1，所述阻抗器件為電阻R0，所述PMOS管MP0的源極接電源，柵極接偏置電壓或者接地；MP1的柵極接電阻R0的一端，電阻R0的另一端接地；所述分壓連接點包括下電分壓連接點，位于所述PMOS管MP1的柵極與電阻R0之間，并接入所述反相器支路的輸入端。

優(yōu)選的，所述復(fù)位電路還包括：

與所述MOS管支路連接的NMOS管MN0，所述NMOS管MN0的源極接地，柵極接所述反相器支路的輸出端，漏極與MP1的漏極相連。

優(yōu)選的，所述分壓連接點還包括上電分壓連接點，位于所述PMOS管MP1的漏極與NMOS管MN0的漏極之間；所述反相器支路還用于受高于其翻轉(zhuǎn)電壓的電壓信號觸發(fā)，產(chǎn)生復(fù)位結(jié)束信號；

所述PMOS管MP0、MP1和NMOS管MN0用于在電源電壓上升到第二預(yù)設(shè)電壓時，使所述上電分壓連接點的電壓為零電壓；以及，在電源電壓上升到第三預(yù)設(shè)電壓時，使所述上電分壓連接點的電壓高于反相器的翻轉(zhuǎn)電壓；其中，所述第二預(yù)設(shè)電壓低于或等于MOS管支路的閾值電壓，所述第三預(yù)設(shè)電壓為電路工作電壓。

優(yōu)選的，所述反相器支路包括奇數(shù)個反相器。

優(yōu)選的，所述反相器支路的輸出端為第2N+1個反相器的輸出端，所述N大于或等于0。

優(yōu)選的，所述反相器支路還包括：

電容器件，用于將所述復(fù)位結(jié)束信號延遲傳遞至輸出端。

優(yōu)選的，所述電阻R0為大于1M歐的電阻。

優(yōu)選的，所述第一預(yù)設(shè)電壓通過調(diào)整PMOS管MP0、MP1的尺寸和電阻R0的大小確定。

優(yōu)選的，所述第三預(yù)設(shè)電壓通過調(diào)整PMOS管MP0、MP1和NMOS管MN0的尺寸確定。

優(yōu)選的，所述復(fù)位電路用于芯片中。

與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點：

本發(fā)明在接在電源與地之間的MOS管支路上，增加阻抗器件以進一步分壓，使得在電源電壓下降到接近MOS管的閾值電壓而非到達MOS管的閾值電壓時，就會觸發(fā)產(chǎn)生復(fù)位信號，本發(fā)明采用了本領(lǐng)域技術(shù)人員由于技術(shù)偏見而舍棄的技術(shù)手段，以簡單易行的方式在消耗較小功耗和成本的前提下，有效避免了各種電源電壓下降過程中的出錯情況。

本發(fā)明還可以通過進一步增加NMOS管實現(xiàn)了一種在上電和下電過程中均可產(chǎn)生復(fù)位信號的電路，該NMOS管開通與關(guān)斷由反相器支路輸出端POR的電壓控制，使得反相器支路在上電過程中，會選擇從上電分壓連接點獲取電壓；在下電過程中，會選擇從下電分壓連接點獲取電壓，從而在滿足較小成本和功耗的前提下，可以分別根據(jù)該上電分壓連接點所反映的電源電壓在上電過程中的狀態(tài)，以及，該下電分壓連接點所反映的電源電壓在下電過程中的狀態(tài)，產(chǎn)生或結(jié)束復(fù)位信號。

附圖說明

圖1是應(yīng)用本發(fā)明實施例1的一種復(fù)位電路的結(jié)構(gòu)圖；

圖2是電源電壓VDD和復(fù)位電壓POR的波形示意圖；