[發明專利]將ASI碼流轉換為SPI碼流的方法及實現該方法的接口電路

有效

• 申請號: 200910079926.3
• 申請日: 2009-03-13
• 公開（公告）號: CN101835036A
• 公開（公告）日: 2010-09-15
• 發明（設計）人: 殷英;梁富林
• 申請（專利權）人: 北京北廣科技股份有限公司
• 主分類號: H04N7/24
• 分類號: H04N7/24
• 代理公司: 北京中原華和知識產權代理有限責任公司 11019
• 代理人: 壽寧;王占梅

技術領域

本發明屬于數字電視激勵器領域，尤其是一種將ASI碼流轉換為SPI碼流的方法及實現該方法的接口電路。

背景技術

隨著數字電視技術的發展，MPEG2標準已被廣泛地接受，它是聲音和圖像數字化的基礎標準，可用于數字電視及數字聲音廣播、數字圖像與聲音信號的傳輸及多媒體等領域。在目前的廣播電視系統的傳輸接口中，有兩種MPEG-2視頻傳輸接口標準：異步串行接口標準ASI和同步并行接口SPI。SPI碼流共有11位有用信號，每位信號差分成兩個信號用來提高傳輸抗干擾性，在物理鏈接上用DB25傳輸，因此連線多且復雜，傳輸距離短，容易出現故障。但SPI是并行11位信號，處理簡單且擴展性強，因此目前一般的MPEG-2視頻編碼器的輸出和視頻解碼器的輸入都是標準的并行11位信號。ASI用串行傳輸，只需一根同軸電纜線傳輸，連線簡單，傳輸距離長。

為了在有限的資源內盡可能做好數字調制工作，激勵器中數字調制器能接受的數據是符合EN50083-9標準和規定速率的同步并行接口SPI傳來的數據。SPI接口只適用于數據短距離傳送，而一般，為了適應數據較長距離的傳送新型數字設備中都習慣采用符合同步串行接口ASI標準的數據傳送方式。

如何將同步串行接口ASI標準的數據轉換成激勵器中數字調制器能接受的符合EN50083-9標準和規定速率的同步并行接口SPI數據流是數字電視技術中的難題之一。這是因為從ASI進來的數據流，解碼后通常是極不均勻的，數字調制器要求碼流以規定的碼率均勻輸出，因此需要對輸入碼流進行碼速調整，而碼速調整必然會引起節目時鐘參考(PCR)的抖動。

本設計人基于從事此類產品設計制造多年豐富的實務經驗及專業知識，并配合學理的運用，積極加以研究創新，以期創設一種將ASI碼流轉換為SPI碼流的方法及實現該方法的接口電路，經過不斷的研究、設計，并經過反復試作樣品及改進后，終于創設出確具實用價值的本發明。

發明內容

本發明的目的在于針對現有技術的上述不足，提供了一種將ASI碼流轉換為SPI碼流的方法及實現該方法的接口電路。

本發明的轉換接口電路采用ALTERA公司的現場可編程邏輯器件(FPGA)EP1C6編程，并結合外圍硬件電路，使得接口單元可以由ASI碼流，系統時鐘和控制信號輸入，輸出監測信號和符合數字電視調制器等要求的均勻、規范的同步并行碼流。

本發明的將ASI碼流轉換為SPI碼流的方法及實現該方法的接口電路是由如下技術方案來實現的。

一種將ASI碼流轉換為SPI碼流的方法，采用現場可編程邏輯器件FPGA，并結合外圍硬件電路，將輸入的ASI接口同步串行碼流轉換為規范的能為數字調制器接收的SPI同步并行碼流，具體包括下列步驟：

(1)碼型轉換接收符合EN50083-9標準的ASI碼流，并將其轉成LVDS差分電平的SPI碼流；

(2)提取用信息判斷有無碼流，監測當前ASI碼流的速率，有效碼流及控制信息；

(3)查找同步對傳送包中的同步字節進行查找，并向外發數據同步和同步找到標志，將數據存入數據緩存器中；

(4)DDS生成根據控制信息中的相關的信道編碼信息，查出相應的凈荷碼流碼率要求，向內部直接數字頻率合成器DDS送出控制信號，將DDS輸出調到需要的時鐘頻率上；

(5)碼速調整在內部DDS作用下，讀出FIFO中的數據，當FI?FO中的剩余數據不足5個包時插入空包從而進行規定的碼速調整。

(6)PCR(節目參考時鐘)校正對輸出碼流進行PCR校正。

前述的將ASI碼流轉換為SPI碼流的方法，其中所述碼型轉換是：將輸入的ASI碼流經過均衡后，輸入到高速串行數據通信接受芯片，并鎖定ASI碼流時鐘，檢測同步字確定ASI比特流順序，然后進行串/并轉換；當高速串行數據通信接受芯片檢測到有效數據時，輸出當前數據有效指示SC/D，當SC/D信號位為低電平則是FPGA接收數據。