[發明專利]一種調節金屬硅化物源/漏肖特基勢壘高度的方法

無效

• 申請號: 200910077723.0
• 申請日: 2009-02-13
• 公開（公告）號: CN101807526A
• 公開（公告）日: 2010-08-18
• 發明（設計）人: 尚海平;徐秋霞
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L21/336
• 分類號: H01L21/336
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 周國城

技術領域

本發明涉及微電子超深亞微米技術互補金屬氧化物半導體器件(CMOS)及超大規模集成技術領域，尤其涉及一種調節金屬硅化物源/漏肖特基勢壘高度的方法。

背景技術

當MOSFET器件的柵長縮小到納米尺度以后，金屬源/漏(S/D)結構具有一系列的優點：原子級突變結能夠抑制短溝道效應(SCE)，低S/D串聯電阻和接觸電阻，S/D形成的低溫工藝適宜集成高k柵介質、金屬柵和應變硅等新材料，使之成為摻雜硅S/D結構最有希望的替代者。

然而，肖特基MOSFET(SB?MOSFET)在開態，由于源/溝道的較大肖特基勢壘高度(SBH)，使驅動電流減小；而在關態，由于漏/溝道較小SBH，使泄漏電流增加。所以，自從SB?MOSFET誕生以來，人們一直在研究肖特基勢壘高度的調節技術，克服SB?MOSFET的固有缺點，以達到與傳統MOSFET相同的驅動電流和關態電流。

因此，有必要尋找新的、易于集成的肖特基勢壘高度調節方法。

發明內容

(一)要解決的技術問題

有鑒于此，本發明的主要目的在于提供一種調節金屬硅化物源/漏肖特基勢壘高度的方法，以實現與CMOS工藝的良好兼容，并易于集成。

(二)技術方案

為達到上述目的，本發明提供了一種調節金屬硅化物源/漏肖特基勢壘高度的方法，該方法包括：

步驟1：采用兩步鎳-自對準硅化物工藝形成一硅化鎳膜；

步驟2：對該硅化鎳膜進行低能高劑量雜質注入；

步驟3：對該硅化鎳膜進行快速熱退火。

上述方案中，步驟1中所述采用兩步鎳-自對準硅化物工藝形成一硅化鎳膜，具體包括：首先，采用氫氟酸/異丙醇溶液對硅片進行清洗；然后，在濺射氮化鈦/鎳膜前對硅片進行真空退火處理；接著，在硅片上濺射氮化鈦/鎳復合金屬膜；最后，采用鎳-自對準硅化物工藝形成一硅化鎳膜。

上述方案中，所述采用氫氟酸/異丙醇溶液對硅片進行清洗，具體包括：在常規清洗后，在氫氟酸/異丙醇溶液中清洗，氫氟酸/異丙醇溶液配比(體積比)為：氫氟酸∶異丙醇∶去離子水＝37.5ml∶6ml∶3000ml，在室溫下浸漬40秒。

上述方案中，所述在濺射氮化鈦/鎳膜前對硅片進行真空退火處理，具體包括：本底真空度8×10^-7Torr，襯底加熱，加熱至300℃，恒溫10分鐘，然后降溫。

上述方案中，所述在硅片上濺射氮化鈦/鎳復合金屬膜，具體包括：先濺射鎳膜5～30nm，再濺射氮化鈦膜5～30nm，工作壓力都為1～5×10^-3Torr，濺鎳的工藝氣體為氬氣，濺射功率為500～1000W；濺氮化鈦的工藝氣體為氬氣和氮氣的混合氣體，濺射功率為500～1000W。

上述方案中，所述采用鎳-自對準硅化物工藝形成一硅化鎳膜，具體包括：第一次快速熱退火溫度240～340℃，時間20～50秒，氮氣流量為2～6slm；接著進行濕法選擇腐蝕工藝，條件：硫酸∶雙氧水＝(3～5)∶1(體積比)，溫度120℃，時間10～30分鐘；然后進行第二次溫度較高的快速熱退火，使富鎳相硅化物相變形成一鎳化硅，溫度450～580℃，時間20～40秒，氮氣流量為2～6slm。

上述方案中，步驟2中所述對該硅化鎳膜進行低能高劑量雜質注入，注入雜質為B、BF₂、P或As中的任一種或多種，注入能量為5～25Kev，注入劑量為1×10¹³至5×10¹⁵cm^-2。

上述方案中，步驟3中所述對該硅化鎳膜進行快速熱退火，快速熱退火條件為：溫度400℃至800℃，時間為20秒至120秒。

(三)有益效果

從上述技術方案可以看出，本發明具有以下有益效果：

1、本發明提供的這種調節肖特基勢壘高度的方法，是一種新的采用雜質分凝調節肖特基勢壘高度的方法，易于集成，實現了與CMOS工藝的良好兼容。

2、本發明提供的這種調節肖特基勢壘高度的方法，具有連續的肖特基勢壘高度調節能力，能夠滿足高性能體硅互補金屬氧化物半導體器件對S/D肖特基勢壘高度的要求。

3、本發明提供的這種調節肖特基勢壘高度的方法，能夠方便的調節金屬硅化物S/D的肖特基勢壘高度，降低了制備的難度和成本，具有很高的應用性。

附圖說明

圖1是本發明提供的調節金屬硅化物源/漏肖特基勢壘高度的方法流程圖；

圖2是本發明提供的調節金屬硅化物源/漏肖特基勢壘高度的示意圖；