[發明專利]TFT-LCD陣列基板及其制造方法

有效

• 申請號: 200910077350.7
• 申請日: 2009-02-18
• 公開（公告）號: CN101807549A
• 公開（公告）日: 2010-08-18
• 發明（設計）人: 贠向南;金基用;魯成祝;曲勇
• 申請（專利權）人: 北京京東方光電科技有限公司
• 主分類號: H01L21/84
• 分類號: H01L21/84;H01L21/336;H01L27/12;H01L29/786;G02F1/1362
• 代理公司: 北京同立鈞成知識產權代理有限公司 11205
• 代理人: 曲鵬

1.一種TFT-LCD陣列基板制造方法，其特征在于，包括：

步驟1、在基板上沉積柵金屬薄膜，通過構圖工藝形成包括柵線和柵電極的圖形；

步驟2、在完成步驟1的基板上沉積柵絕緣層、半導體薄膜、摻雜半導體薄膜和源漏金屬薄膜，采用帶有半透膜的半色調或灰色調掩模板通過構圖工藝形成包括有源層、數據線、源電極、漏電極和TFT溝道區域的圖形，所述形成的源電極和漏電極的寬度為2.8μm～3.0μm；其中，所述帶有半透膜的半色調或灰色調掩模板包括掩模基板，掩模基板上形成有不透光膜、第一半透光膜和第二半透光膜，不透光膜用于形成不透光區域，使其對應位置的光刻膠形成未曝光區域，第一半透光膜用于形成第一半透光區域，使其對應位置的光刻膠形成半曝光區域，第二半透光膜用于形成第二半透光區域，使其對應位置的光刻膠形成復合曝光區域；

步驟3、在完成步驟2的基板上沉積鈍化層，通過構圖工藝形成包括鈍化層過孔的圖形，所述鈍化層過孔位于漏電極的上方；

步驟4、在完成步驟3的基板上沉積透明導電薄膜，通過構圖工藝形成包括像素電極的圖形，所述像素電極通過鈍化層過孔與漏電極連接；

其中，所述第一半透光膜與所述第二半透光膜的厚度相同，但透過率不同；或所述第一半透光膜與所述第二半透光膜的材料相同，但厚度不同。

2.根據權利要求1所述的TFT-LCD陣列基板制造方法，其特征在于，所述步驟2包括：

步驟21、采用等離子體增強化學氣相沉積方法，依次沉積柵絕緣層、半導體薄膜和摻雜半導體薄膜；

步驟22、采用磁控濺射或熱蒸發的方法，沉積源漏金屬薄膜；

步驟23、在所述源漏金屬薄膜上涂覆一層正性光刻膠；

步驟24、采用帶有半透膜的半色調或灰色調掩模板曝光，使光刻膠形成未曝光區域、半曝光區域、復合曝光區域和完全曝光區域，其中，未曝光區域對應于數據線、源電極和漏電極圖形所在區域，半曝光區域對應于源電極?和漏電極之間TFT溝道區域圖形所在區域；復合曝光區域對應于源電極外側和漏電極外側所在區域；完全曝光區域對應于上述圖形以外區域；

步驟25、顯影處理后，未曝光區域的光刻膠厚度沒有變化，形成光刻膠完全保留區域；半曝光區域的光刻膠厚度變薄，形成光刻膠半保留區域；復合曝光區域和完全曝光區域的光刻膠被完全去除，形成光刻膠完全去除區域；

步驟26、通過第一次刻蝕工藝完全刻蝕掉光刻膠完全去除區域的源漏金屬薄膜、摻雜半導體薄膜和半導體薄膜，形成數據線和有源層圖形；

步驟27、通過灰化工藝去除光刻膠半保留區域的光刻膠，暴露出該區域的源漏金屬薄膜；

步驟28、通過第二次刻蝕工藝完全刻蝕掉光刻膠半保留區域的源漏金屬薄膜和摻雜半導體薄膜，并刻蝕掉部分厚度的半導體薄膜，暴露出半導體薄膜，形成源電極、漏電極和TFT溝道區域圖形，所述形成的源電極和漏電極的寬度為2.8μm～3.0μm；

步驟29、剝離剩余的光刻膠。

3.根據權利要求1所述的TFT-LCD陣列基板制造方法，其特征在于，所述復合曝光區域由以垂直方向透過第二半透光膜進入第二半透光區域的紫外線光和以傾斜方向從第二半透光膜外側進入第二半透光區域的紫外線光一起曝光形成。

4.根據權利要求3所述的TFT-LCD陣列基板制造方法，其特征在于，所述復合曝光區域的曝光效果等同于完全曝光區域的曝光效果。

5.根據權利要求1所述的TFT-LCD陣列基板制造方法，其特征在于，所述第一半透光膜和第二半透光膜厚度相同，第一半透光膜采用透光率為35％～45％的半透過材料，第二半透光膜采用透光率為55％～65％的半透過材料。

6.根據權利要求1所述的TFT-LCD陣列基板制造方法，其特征在于，所述第一半透光膜和第二半透光膜采用相同透過率的半透過材料，第二半透光膜厚度為第一半透光膜厚度的60％～70％。?

7.一種采用權利要求1～6中任一權利要求所述TFT-LCD陣列基板制造方法制備的TFT-LCD陣列基板，包括柵線和數據線，所述柵線和數據線限定的像素區域內形成像素電極和薄膜晶體管，其特征在于，所述薄膜晶體管包括：

柵電極，形成在基板上，并與柵線連接；

柵絕緣層，形成在柵電極和柵線上，并覆蓋整個基板；

半導體層，形成在柵絕緣層上，并位于柵電極的上方；

摻雜半導體層，形成在半導體層上；

源電極，形成在摻雜半導體層上，一端位于柵電極的上方，另一端與數據線連接，所述源電極的寬度為2.8μm～3.0μm；

漏電極，形成在摻雜半導體層上，一端位于柵電極的上方，與源電極相對設置，所述漏電極的寬度為2.8μm～3.0μm；

TFT溝道區域，形成在源電極與漏電極之間，TFT溝道區域的摻雜半導體層被完全刻蝕掉，并刻蝕掉部分厚度的半導體層，使TFT溝道區域的半導體層暴露出來；

鈍化層，形成在源電極、漏電極和TFT溝道區域上，并覆蓋整個基板，在漏電極位置開設有使漏電極與像素電極連接的鈍化層過孔。?