[發明專利]一種基于FPGA的多核心星載計算機

無效

• 申請號: 200910071475.9
• 申請日: 2009-03-03
• 公開（公告）號: CN101493809A
• 公開（公告）日: 2009-07-29
• 發明（設計）人: 孫兆偉;劉源;蘭盛昌;張錦繡;葉東;趙丹;范國臣;王松;林杰;徐國棟
• 申請（專利權）人: 哈爾濱工業大學
• 主分類號: G06F15/80
• 分類號: G06F15/80
• 代理公司: 哈爾濱市松花江專利商標事務所
• 代理人: 張果瑞

1.一種基于FPGA的多核心星載計算機，其特征在于：它包括基于SRAM的FPGA(1)、n個PROM(2)、n個SRAM(3)、反熔絲FPGA(4)和配置NOR型閃存(5)，

基于SRAM的FPGA(1)包括n個處理器，分別為第一處理器(1-1)、第二處理器(1-2)……第n處理器(1-n)，每個處理器的始能輸入端與一個PROM(2)的輸出端相連，每個處理器的緩存輸入輸出端與一個SRAM(3)的輸入輸出端相連，

反熔絲FPGA(4)包括回讀刷寫接口電路(4-1)、監測電路(4-2)、控制電路(4-3)和表決電路(4-4)，回讀刷寫接口電路(4-1)的配置文件輸入輸出端與基于SRAM的FPGA(1)的配置文件輸入輸出端相連，第一處理器(1-1)的心跳信號輸出端與監測電路(4-2)的第一輸入端相連，第二處理器(1-2)的心跳信號輸出端與監測電路(4-2)的第二輸入端相連，第n處理器(1-n)的心跳信號輸出端與監測電路(4-2)的第n輸入端相連，監測電路(4-2)的輸出端與控制電路(4-3)的監測輸入端相連，控制電路(4-3)的重構控制信號輸入輸出端與回讀刷寫接口電路(4-1)的重構控制信號輸入輸出端相連，第一處理器(1-1)的總線輸出端與表決電路(4-4)的第一輸入端相連，第二處理器(1-2)的總線輸出端與表決電路(4-4)的第二輸入端相連，第n處理器(1-n)的總線輸出端與表決電路(4-4)的第n輸入端相連，表決電路(4-4)的輸出端與控制電路(4-3)的表決信息輸入端相連，表決電路(4-4)對基于SRAM的FPGA(1)的n個處理器輸出的n個總線輸出信息根據少數服從多數的標準進行仲裁，

配置NOR型閃存(5)的輸入輸出端與回讀刷寫接口電路(4-1)的輸入輸出端相連，n為自然數，且n≥1。

2.根據權利要求1所述的一種基于FPGA的多核心星載計算機，其特征在于：所述心跳信號為處理器的I/O端口輸出的脈沖信號。

3.根據權利要求1所述的一種基于FPGA的多核心星載計算機，其特征在于：它還包括備份NOR型閃存(6)，備份NOR型閃存(6)的輸入輸出端與基于SRAM的FPGA(1)的數據輸入輸出端相連。