[發明專利]高電源抑制比低失調的基準源電路

有效

• 申請號: 200910060378.X
• 申請日: 2009-08-19
• 公開（公告）號: CN101799699A
• 公開（公告）日: 2010-08-11
• 發明（設計）人: 武國勝;吳召雷;黃俊維
• 申請（專利權）人: 四川和芯微電子股份有限公司
• 主分類號: G05F3/30
• 分類號: G05F3/30
• 代理公司: 成都天嘉專利事務所(普通合伙) 51211
• 代理人: 徐豐

1.高電源抑制比低失調的帶隙基準源電路，其特征在于：設置有一個隔離單元， 用于消除基準源電壓變化和反饋電路失調電壓對基準源電路的影響，所述隔離單元 位于電流放大器的輸出端、輸入端與正溫度系數電流源的端口之間；所述反饋電路 的輸入端位于隔離單元和電流放大器之間，用于屏蔽反饋電路失調對正溫度系數電 流源的影響；所述帶隙基準源電路包括預調節電路、反饋電路和帶隙基準，預調節 電路的輸出為帶隙基準的電壓源，反饋電路通過帶隙基準中的電壓反饋調整預調節 電路的輸出；所述帶隙基準包含隔離單元；

所述預備調節電路包括相互連接的場效應管M9、M10和M8；所述反饋電路包括 場效應管M1、M2、M3、M4、M5、M6和M7；所述帶隙基準包括場效應管MP1、MP2、 MP3，三級管Q1、Q2和Q3，電阻RR1和RR2，以及隔離單元；M9和M10的源極相連， 并接到電源VDD上；M9的柵極和漏極短接，并同時與M10的柵極相連，M10的漏極 接基準提供電源VREG，M9的漏極與M8的漏極相連；Q1基極和集電極、Q3的基極和 集電極、Q2的基極和集電極均連到地GND上；Q3的發射極接在節點V3上，Q1的發 射極與電阻RR1一端相接，而電阻RR1的另一端和節點V4相接，Q2的發射極與電阻 RR2一端相連，電阻RR2另一端接輸出VOUT；MP1、MP2、MP3、M6的柵極接到節點 V2上，MP1、MP2、MP3、M6的源極接到VREG上，MP1柵漏短接，MP2漏極接節點V1， MP3漏極接輸出節點VOUT；M6的漏極和M7的柵漏相接，并且M7的源極接地；M5的 源極和柵極分別接在VREG和節點V1上，M5的漏極和M4的源極相接；M2和M7的柵 極相連并接到M8的柵極，M2和M8的源極接地，M6的源極接VREG；M2的漏極和M1 的源極相接；M4的漏極和M1的漏極相連并與M3的柵極相接，M1的柵極和M4的柵 極分別由兩個偏置VB1和VB0提供，VB1和VB0由恰當的偏置電路提供；M3的源極 和漏極分別接VREG和地；所述節點V1、V2分別為MP1和MP2組成的電流放大器的 輸出端和輸入端，節點V3、V4為RR1、Q1和Q3所組成的正溫度系數電流源的端口； 所述隔離單元設置于節點V1、V2、V3、V4之間，用于減弱節點V1、V2電壓的變化 對節點V3、V4電壓變化的影響。

2.根據權利要求1所述的高電源抑制比低失調的帶隙基準源電路，其特征在于： 本發明基準電壓源的輸出可以表示為：VREF＝Vbe+(ΔVbe+Vos)(RR2/RR1)，其中 ΔVbe為三極管Q1和Q3基極和發射極電壓差的差值，Vbe為三極管Q2的基極和發 射極電壓差，Vos為隔離單元的失調電壓，失調電壓可以通過隔離單元做到最小，提 高電路性能。

3.根據權利要求1所述的高電源抑制比低失調的帶隙基準源電路，其特征在于： 所述隔離單元為包括場效應管MN1和MN2的一級自偏置電路。

4.根據權利要求3所述的高電源抑制比低失調的帶隙基準源電路，其特征在于： 所述自偏置電路的連接關系為：

MN2的柵極和漏極短接并與節點V1、MN1的柵極相連；MN2的源極接在節點V3； MN1的漏極和源極分別接在節點V2和V4上。

5.根據權利要求4所述的高電源抑制比低失調的帶隙基準源電路，其特征在于： 所述基準源的輸出為：

????VREF＝Vbe+(ΔVbe+Vos)(RR2/RR1)

其中ΔVbe為三極管Q1和Q3基極和發射極電壓差的差值，Vbe為三極管Q2的 基極和發射極電壓差，Vos為MN1和MN2的閾值電壓失調。

6.根據權利要求3所述的高電源抑制比低失調的帶隙基準源電路，其特征在于： 所述自偏置電路的連接關系為：MN2的柵極和MN1的柵極相連，MN1和MN2的柵極電 壓VBIAS為一個偏置電壓；MN2的漏極和源極分別接在節點V1和V3上；MN1的漏極 和源極分別接在節點V2和V4上。

7.根據權利要求6所述的高電源抑制比低失調的帶隙基準源電路，其特征在于： 所述基準源的輸出為：

????VREF＝Vbe+(ΔVbe+Vos)(RR2/RR1)

其中ΔVbe為三極管Q1和Q3基極和發射極電壓差的差值，Vbe為三極管Q2的 基極和發射極電壓差，Vos為MN1和MN2的閾值電壓失調。