[發明專利]失調自修正的高速數據比較鎖存器

有效

• 申請號: 200910059569.4
• 申請日: 2009-06-11
• 公開（公告）號: CN101645707A
• 公開（公告）日: 2010-02-10
• 發明（設計）人: 武國勝;李斌
• 申請（專利權）人: 和芯微電子（四川）有限公司
• 主分類號: H03K19/003
• 分類號: H03K19/003;H03K19/0175
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明涉及高速數據比較鎖存器，具體涉及失調自修正的高速數據比較鎖存器。

技術背景

高速模數轉換電路是現代高速通信和信號處理電路中的重要組成部分，高速數據 比較鎖存器的設計是高速模數轉換器設計中的關鍵環節。在任何一個高速高分辨率的 模數轉換器中，高速數據比較鎖存器很大程度上決定了該數模轉換器的的最高分辨率 和能達到的最快轉換速度。但是，在高速數據比較鎖存器中，差分輸入對管的失配， 在一定程度上決定了高速數據比較鎖存器的比較精度，同時減少了高速數據比較鎖存 器的鎖存時序裕量，從而影響到高速模數轉換電路的精度和速度。

失調是高性能CMOS電路設計中需要考慮的一個重要因素，其中失調的情況分 為：電路的失調主要由制造過程中工藝的不確定性和封裝后的機械壓力引起；失調電 壓的大小主要由輸入輸出級差動對的差異決定；同時差分輸入信號本身也可能含有失 調電壓；失調電壓在一定程度上決定了產品的性能或成品率。

當不采用自修正技術時，一個好的CMOS模擬電路在遵循版圖設計規則的情況 下，失調所引起的失調電壓通常在正負5mV范圍內；加大輸出輸入級差動對的尺寸可 以減小失調電壓，但這樣設計的結果會使輸入輸出電容變得過高，嚴重的降低電路的 精度與速度；因此很多高精度系統需要用電子學方法來消除失配；通常自動歸零的方 法需要采用無源器件如電容來獲得失配補償。

發明內容

本發明為解決上述問題提供了一種失調自修正的高速數據比較鎖存器，在不采用 無源器件(如：電容)或加大輸出輸入級差動對的尺寸的前提下，實現對高速數據比 較鎖存器輸入失調電壓進行自修正，且具有精度容易控制，功耗低的特點。

本發明的技術方案如下：

失調自修正的高速數據比較鎖存器，其特征在于：包括輸入對管P、輸入對管 N、比較鎖存模塊、輸入控制模塊、輸出控制模塊和失調邏輯控制模塊；輸入控制模 塊產生兩個信號分別控制輸入對管P和輸入對管N；然后輸入對管P和輸入對管N分 別輸出連接至比較鎖存模塊，比較鎖存模塊的鎖存輸出同時連接至失調邏輯控制模塊 和輸出控制模塊，失調邏輯控制模塊根據復位信號RESET和比較鎖存模塊輸的鎖存輸 出信號產生兩個分別調節輸入對管P與輸入對管N的對管個數的調節信號，通過調節 兩個輸入對管的對管個數實現失調自修正；輸出控制模塊的輸出為該失調自修正的高 速數據比較鎖存器。

所述輸入對管P由N+1個輸入MOS管分別與N+1個開關管串聯后再并聯組成，所 述輸入對管N由M+1個輸入MOS管分別與M+1個開關管串聯后再并聯組成，其中N和 M均大于等于零，且N和M的值可以相等也可以不相等。

所述比較鎖存模塊在輸入時鐘的控制下，對輸入對管P和輸入對管N輸出的信號 進行比較，得到相應的鎖存輸出。

所述失調邏輯控制模塊通過復位信號RESET和比較鎖存模塊產生的鎖存輸出信號 的共同作用，產生IN_EN信號，作為輸入控制模塊的使能控制信號。

所述失調邏輯控制模塊通過復位信號RESET和比較鎖存模塊產生的鎖存輸出信號 的共同作用，產生OUT_EN信號，作為輸出控制模塊的使能控制信號。

所述失調邏輯控制模塊通過復位信號RESET和比較鎖存部分產生的鎖存輸出信號 的共同作用，產生兩個信號CON_P[0:N]、CON_N[0:M]分別作為與輸入對管P/輸入 對管串聯的開關管的控制信號，即為選擇輸入對管P/輸入對管N個數的控制信號。

所述高速數據比較鎖存器的工作流程如下：

當RESET有效時(即RESET＝1時)，控制邏輯模塊處于復位狀態：

IN_EN＝0：輸入控制模塊在IN_EN信號的控制下，產生的INN_P、INN_N兩個信 號都為所述失調自修正的高速數據比較鎖存器輸入數據的共模；

OUT_EN＝0：輸出控制模塊處于復位狀態，高速數據比較鎖存器輸出恒為零；

CON_P[0:N]/CON_N[0:M]為N+1/M+1位控制信號，控制兩個輸入對管的個 數，在該狀態下CON_P[0:N]＝I1/CON_N[0:M]＝I2為預設值，其中I1/I2滿足： 0＜I＜N+1且0＜I＜M+1；