[發明專利]失調自修正的高速數據比較鎖存器

有效

• 申請號: 200910059569.4
• 申請日: 2009-06-11
• 公開（公告）號: CN101645707A
• 公開（公告）日: 2010-02-10
• 發明（設計）人: 武國勝;李斌
• 申請（專利權）人: 和芯微電子（四川）有限公司
• 主分類號: H03K19/003
• 分類號: H03K19/003;H03K19/0175
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.失調自修正的高速數據比較鎖存器，其特征在于：包括輸入對管P、輸入對管 N、比較鎖存模塊、輸入控制模塊、輸出控制模塊和失調邏輯控制模塊，輸入控 制模塊產生所述輸入對管P的輸入信號INN_P和所述輸入對管N的輸入信號 INN_N，其中INN_P控制輸入對管P，INN_N控制輸入對管N，輸入對管P和 輸入對管N的輸出分別連接至比較鎖存模塊，所述比較鎖存模塊在輸入時鐘的 控制下，對輸入對管P和輸入對管N輸出的信號進行比較，得到相應的鎖存輸 出，所述鎖存輸出同時連接至輸出控制模塊和失調邏輯控制模塊，輸出控制模塊 輸出至采樣器，失調邏輯控制模塊根據復位信號RESET和所述鎖存輸出產生兩 個信號，即調節輸入對管P的對管個數的調節信號和調節輸入對管N的對管個 數的調節信號，通過調節輸入對管P和輸入對管N的對管個數實現所述失調自 修正。

2.根據權利要求1所述的失調自修正的高速數據比較鎖存器，其特征在于：所 述失調邏輯控制模塊通過復位信號RESET和所述鎖存輸出的共同作用，產生輸 入控制模塊的使能控制信號IN_EN。

3.根據權利要求2所述的失調自修正的高速數據比較鎖存器，其特征在于：所 述失調邏輯控制模塊通過復位信號RESET和所述鎖存輸出的共同作用，產生輸 出控制模塊的使能控制信號OUT_EN。

4.根據權利要求3所述的失調自修正的高速數據比較鎖存器，其特征在于所述 輸入對管P由N+1個輸入MOS管分別與N+1個開關管串聯后再并聯組成；所 述輸入對管N由M+1個輸入MOS管分別與M+1個開關管串聯后再并聯組成； 其中N和M都大于零，所述調節輸入對管P的對管個數的調節信號為 CON_P[0:N]，所述調節輸入對管N的對管個數的調節信號為CON_N[0:M]，其 中CON_P[0:N]為N+1位控制信號/CON_N[0:M]為M+1位控制信號，該高速數 據比較鎖存器的工作流程如下：

當復位信號RESET有效時，失調邏輯控制模塊處于復位狀態：IN_EN＝0，輸入 控制模塊在IN_EN的控制下，產生的INN_P和INN_N都為該高速數據比較鎖 存器的輸入數據的共模；OUT_EN＝0，輸出控制模塊處于復位狀態，該高速數 據比較鎖存器的輸出恒為零；在失調邏輯控制模塊所處的復位狀態下， CON_P[0:N]＝I1/CON_N[0:M]＝I2為預設值，其中I1/I2滿足：0＜I1＜N+1，0 ＜I2＜M+1；

當復位信號RESET處于無效狀態時，IN_EN＝0/OUT_EN＝0，INN_P＝INN_N， 該高速數據比較鎖存器處于失調自修正狀態，該高速數據比較鎖存器的輸出仍然 保持為零；比較鎖存模塊在所述輸入時鐘的上升沿對輸入對管P和輸入對管N 的輸出進行比較，比較結果在輸入時鐘的整個高電平狀態下無變化且不受輸入對 管P/N的輸入狀態影響；當輸入時鐘變為低電平時，該比較結果作為比較鎖存模 塊的鎖存輸出同時送到失調邏輯控制模塊和輸出控制模塊；失調邏輯控制模塊在 X個輸入時鐘周期內對所述比較結果進行累加，通過對累加的值的判斷，進行所 述失調自修正。

5.根據權利要求4所述的失調自修正的高速數據比較鎖存器，其特征在于失調 自修正過程如下：

在所述失調自修正狀態下，當X個輸入時鐘周期內對所述鎖存輸出進行累加的 值為0，表示由于失調使得輸入對管N大于輸入對管P，失調邏輯控制模塊輸出 的CON_P[0:N]保持不變，CON_N[0:M]在原有基礎上減少一，即在保持輸入對 管P的對管個數不變的情況下，將輸入對管N的對管個數在原有基礎上減少一 個；同時將失調邏輯控制模塊中的所述累加的值重設為零；

在所述失調自修正狀態下，當X個輸入時鐘周期內對所述鎖存輸出進行累加的 值為X，表示由于失調使得輸入對管P大于輸入對管N，失調邏輯控制模塊輸出 的CON_N[0:M]保持不變，CON_P[0:N]在原有基礎上減少一，即在保持輸入對 管N的對管個數不變的情況下，將輸入對管P的對管個數在原有基礎上減少一 個；同時將失調邏輯控制模塊中的所述累加的值重設為零；

重復上述過程，直到X個輸入時鐘周期內對所述鎖存輸出進行累加的值大于零 且小于X，則表明所述失調自修正已完成；

完成所述失調自修正后，失調邏輯控制模塊輸出的IN_EN＝1，輸入控制模塊進 入正常工作模式，INN_P為該高速數據比較鎖存器的輸入數據的正輸入，INN_N 為該高速數據比較鎖存器的輸入數據的負輸入；失調邏輯控制模塊輸出的 OUT_EN＝1，輸出控制模塊進入正常工作模式，輸出正常比較結果。