[發明專利]一種增強外延后光刻套準精度的方法有效
| 申請號: | 200910057423.6 | 申請日: | 2009-06-17 |
| 公開(公告)號: | CN101924013A | 公開(公告)日: | 2010-12-22 |
| 發明(設計)人: | 王雷;吳鵬;闞歡 | 申請(專利權)人: | 上海華虹NEC電子有限公司 |
| 主分類號: | H01L21/00 | 分類號: | H01L21/00;H01L21/20;G03F7/00 |
| 代理公司: | 上海浦一知識產權代理有限公司 31211 | 代理人: | 王函 |
| 地址: | 201206 上*** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 增強 外延 光刻 精度 方法 | ||
技術領域
本發明涉及一種半導體器件的工藝集成方法,尤其涉及一種增強外延后光刻套準精度的方法。
背景技術
半導體器件中,在單晶襯底上通過外延技術形成相同單晶結構不同摻雜的外延層,作為器件的襯底層或垂直方向的絕緣層,可以大大提高器件的擊穿電壓和降低襯底電阻。對于高電壓高電流或高速器件是非常常用的一種技術手段。
而對于某些將EPI(外延)做為襯底的器件,通常會在外延之前在器件垂直下方形成埋層用作絕緣層或連線層,此時要求后續的器件形成都在此區域內,并要求外延后的光刻層次有較高的套刻精度,同時對于越小尺寸的器件,套刻精度要求越高。
現在一般的技術方法通過在外延生長前形成如圖1A所表示的圖形作為光刻套刻測量的前層標準,此方法對于EPI層厚度較薄或圖形畸變不嚴重的工藝,可以在外延后形成比較理想的套刻圖形進行后續的光刻工藝。但是對于EPI層很厚的工藝,由于EPI工藝本身的限制,成長的膜覆蓋性很好,加上一些熱過程,導致測試圖形邊緣的垂直斷面平滑化,導致外延后臺階的深度不足,且生長后的形狀會隨外延工藝和斷面形狀不斷變化,使套刻圖形對比度變差且不穩定。
發明內容
本發明要解決的技術問題是提供一種增強外延后光刻套準精度的方法。
為解決上述技術問題,本發明提供一種增強外延后光刻套準精度的方法,包括如下步驟:
(1)在外延層生長前進行光刻產生特定的測試圖形,該測試圖形由一矩形及該矩形的外框圖形組成;
(2)對外延層的襯底進行干法刻蝕;
(3)外延層生長;
(4)后續工藝,采用步驟(3)外延層生長后形成的帶有光刻標記的襯底來制造各種器件。
步驟(1)中所述的外框圖形由多個形狀和大小相同的小圖形構成。所述的小圖形的尺寸為0.1~10微米,該小圖形的形狀可以是方形,矩形或其他形狀。
步驟(1)所述的外框圖形是一排或復數排。
步驟(2)中所述干法刻蝕形成的圖形表面晶向與原有襯底單晶晶向均不同。
在步驟(1)之前增加如下步驟:在襯底上沉積一層氧化物作為步驟(2)中的刻蝕阻擋層;并在步驟(2)與步驟(3)之間增加如下步驟:采用含HF的藥液進行濕法去除所述的刻蝕阻擋層。
步驟(3)所述的外延層與襯底晶向完全相同。
和現有技術相比,本發明具有以下有益效果:采用本發明方法,產生的層錯缺陷的對比度很高,通過層錯缺陷形成的包絡線有很強的對比度,可以進行精確和準確的測量,保證光刻套刻精度。
附圖說明
圖1是現有的測試圖形與本發明的測試圖形比較示意圖,圖1A是現有的測試圖形,圖1B是本發明的測試圖形;
圖2是EPI生長時存在非單晶結構缺陷形成層錯的原理圖;
圖3是不同晶向的襯底產生的層錯缺陷的形狀示意圖。
具體實施方式
下面結合附圖和實施例對本發明作進一步詳細的說明。
本發明一種增強外延后光刻套準精度的方法,其步驟為:
(1)在外延層生長前進行光刻產生特定的測試圖形;步驟(1)中的特定測試圖形如圖1B所表示,由一矩形及該矩形的外框圖形組成,該外框圖形由多個形狀和大小相同的小圖形構成。其小圖形的尺寸為0.1~10um(微米),形狀可以是方形,矩形或其他形狀。由小圖形構成的外框圖形可以是一排或復數排。
(2)對外延層的襯底進行干法刻蝕;
(3)外延層生長,產生與襯底晶向完全相同的外延層材料,同時根據工藝需要進行摻雜。例如襯底是單晶硅,EPI可以長出晶向相同的單晶硅。EPI工藝的目的就是為了得到和襯底晶向相同且摻雜濃度不同的襯底,根據需要可以摻雜N或P型雜質,可以調節摻雜量,得到不同電阻率的外延層。該步驟采用常規的外延層生長工藝方法及工藝條件。
(4)后續工藝,生長完外延層后相當于提供了一個帶有光刻標記的襯底,可以用來制造各種器件。
步驟(2)中干法刻蝕為對外延層襯底的刻蝕。同時為了避免對其他襯底的損傷,可以在步驟(1)前在襯底上沉積一層氧化物作為步驟(2)中刻蝕的阻擋層,避免非圖形區域受到損傷在后續的EPI工藝中形成缺陷。同時,步驟(2)干法刻蝕形成的圖形表面晶向與原有襯底單晶晶向均不同(一般EPI工藝的襯底本身就是單晶,被刻蝕后的圖形由于受到損傷,其表面晶向結構與襯底不同),保證后續EPI生長時在圖形區域產生與襯底不同的晶向,從而形成層錯缺陷。
同時如果采用氧化物作為刻蝕阻擋層,可以在后續EPI成長前采用含HF的藥液進行濕法去除。
本發明的一種增強外延后光刻套準精度的方法,利用外延成長為嚴格按照晶格產生單晶,對于晶格缺陷會產生層錯缺陷的原理,其原理圖和形狀如圖2和圖3所表示。通過外延前產生的光刻對準圖形設計為一系列小的圖形,然后對襯底進行刻蝕人為產生晶格缺陷,在后續成長中,這些缺陷會隨著外延成長產生層錯缺陷,最終由這些缺陷圖形形成包絡線,產生高對比度的光刻對準記號,提高了后續光刻層次的套準精度測量精度,基于此種方法可以得到更精確和準確的模型補償值,大大提高外延后的光刻套準精度。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于上海華虹NEC電子有限公司,未經上海華虹NEC電子有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200910057423.6/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





