[發明專利]在溝槽底部制作厚氧化層的方法

無效

• 申請號: 200910057152.4
• 申請日: 2009-04-29
• 公開（公告）號: CN101877314A
• 公開（公告）日: 2010-11-03
• 發明（設計）人: 彭虎;謝烜;楊欣
• 申請（專利權）人: 上海華虹NEC電子有限公司
• 主分類號: H01L21/316
• 分類號: H01L21/316;H01L29/06
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 周赤

技術領域

本發明涉及一種半導體集成電路制造工藝方法，特別是涉及一種在溝槽底部制作厚氧化層的方法。

背景技術

溝槽結構被廣泛用于功率電子器件，如MOS管(MOSFET，金屬-氧化物-半導體場效應晶體管)和IGBT(絕緣柵雙極型晶體管)等。和平面型器件相比，溝槽型器件將導通通道從硅片的表面轉移到了硅片的垂直方向，因此能在單位面積上集成更多的單元，從而使導通電阻大大降低，減小了功耗。目前的MOS管和IGBT已經越來越廣泛的采用溝槽型器件。

請參閱圖1，這是傳統的溝槽型MOS管的硅片剖面示意圖。在重摻雜N型襯底11上具有N型外延層12，N型外延層12上形成有P阱13，P阱13上具有溝槽14，溝槽14的側壁和底部具有氧化層(二氧化硅)15作為柵氧化層，溝槽14的內部填充有多晶硅作為柵極16，溝槽14的上部外側具有N型重摻雜區作為源極17，N型襯底11上接電極作為漏極18。當柵極16上接正電壓時，將會在溝槽14兩側的源極17和漏極18之間形成導電溝道19。

在上述傳統的溝槽型器件中，溝槽的側壁和底部的氧化層厚度基本一致，柵極和漏極之間通過溝槽底部的氧化層隔離，由于柵極與漏極有很大的疊加面積，使得器件柵極和漏極的寄生電容很大，影響器件的開關速度和動態功耗。

作為對上述結構的改進，有工藝使用氮化硅作掩模對溝槽底部進行局部氧化，從而在溝槽底部得到較厚的氧化層。但該工藝中氮化硅應力導致的缺陷和局部氧化時氮化硅的白色會標效應(白色會標效應是由氮化硅與周圍高溫高濕環境相互作用引起的，兩者相互作用的結果是生成氨氣(NH₃)并擴散到Si和SiO₂的界面并形成白色的條帶狀，白色會標會引起氧化層的擊穿電壓下降)會導致柵氧化層的擊穿電壓下降甚至漏電，使該工藝有較大的風險。

發明內容

本發明所要解決的技術問題是提供一種在溝槽底部制作氧化層的方法，該方法可以大大減小器件的柵極和漏極的寄生電容，改善器件的開關速度和動態功耗。

為解決上述技術問題，本發明在溝槽底部制作氧化層的方法，所述溝槽在硅片上，所述硅片表面無溝槽的區域覆蓋有掩膜層；

所述方法包含以下步驟：

第1步，在硅片表面生長或淀積一層介質層；

第2步，采用各向異性刻蝕工藝反刻去除溝槽底部的介質層，保留溝槽側壁的介質層；

第3步，采用離子注入工藝在溝槽底部注入氧離子；

第4步，采用干法刻蝕工藝和/或濕法腐蝕工藝去除溝槽側壁的介質層和硅片表面的掩膜層；

第5步，采用退火工藝對硅片進行退火，在溝槽底部形成1500～6000厚度的厚氧化層。

本發明可以大大減小器件的柵極和漏極的寄生電容，改善器件的開關速度和動態功耗；并且工藝簡單，易于集成，可以用于批量生產。

附圖說明

圖1是傳統的溝槽型MOS管的硅片剖面示意圖；

圖2a～圖2g是本發明在溝槽底部制作氧化層的方法的各步驟硅片剖面示意圖；

圖3是本發明制作的溝槽型MOS管的硅片剖面示意圖。

圖中附圖標記說明：

11為硅襯底；12為外延層；13為P阱或N阱；14為溝槽；15為氧化層；15a為厚氧化層；16為柵極；17為源極；18為漏極；19為導電溝道；20為硅片；21為溝槽；22為掩膜層；23為介質層；24為氧離子注入區；25為厚氧化層；26為氧化層。

具體實施方式

本發明在溝槽底部制作氧化層的方法，具體包括如下步驟：

開始時的狀態，請參閱圖2a，硅片20上已刻蝕有溝槽21，硅片20包括硅襯底、外延層、P阱或N阱等。硅片20的表面無溝槽21的區域覆蓋有掩膜層22，掩膜層22可以是氧化硅(SiO₂)、氮化硅(Si₃N₄)、氧化氮化硅(SiO_xN_y)或其三者的任意結合。

第1步，請參閱圖2b，在硅片20的表面生長或淀積一層介質層23。所述介質層23淀積在硅片20的表面無溝槽21的區域、溝槽21的側壁和底部。介質層23可以是熱氧化生長的氧化硅、化學氣相淀積(CVD)的氧化硅、化學氣相淀積的氮化硅或其三者的任意結合。介質層23的厚度可以是500～5000