[發(fā)明專利]CMOS圖像傳感器介質(zhì)層的拋光方法有效
| 申請?zhí)枺?/td> | 200910056029.0 | 申請日: | 2009-08-06 |
| 公開(公告)號: | CN101989575A | 公開(公告)日: | 2011-03-23 |
| 發(fā)明(設(shè)計)人: | 羅飛;鄒立 | 申請(專利權(quán))人: | 中芯國際集成電路制造(上海)有限公司 |
| 主分類號: | H01L21/82 | 分類號: | H01L21/82;H01L21/3105;H01L21/311 |
| 代理公司: | 北京集佳知識產(chǎn)權(quán)代理有限公司 11227 | 代理人: | 李麗 |
| 地址: | 201203 *** | 國省代碼: | 上海;31 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | cmos 圖像傳感器 介質(zhì) 拋光 方法 | ||
技術(shù)領(lǐng)域
本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域,特別涉及一種CMOS圖像傳感器介質(zhì)層的拋光方法。
背景技術(shù)
CMOS圖像傳感器(CMOS?Image?sensor,CIS)是為克服電荷耦合器件(CCD)制造工藝復(fù)雜并且能耗較高的缺點而產(chǎn)生的,其應(yīng)用CMOS制造技術(shù),采用數(shù)量與半導(dǎo)體襯底中單位像素的數(shù)量對應(yīng)的MOS晶體管。CIS由于采用CMOS技術(shù),可以將像素單元陣列與外圍電路集成在同一芯片上,與CCD相比,CIS具有體積小、重量輕、功耗低、編程方便、易于控制以及平均成本低的優(yōu)點。
在公開號為US2008/0265295A1的美國專利文獻(xiàn)中可以發(fā)現(xiàn)一種現(xiàn)有圖像傳感器的制造工藝。如圖1所示,CMOS圖像傳感器包括襯底100,位于襯底100內(nèi)的光電有源區(qū)110、晶體管有源區(qū)120以及隔離光電有源區(qū)110和晶體管有源區(qū)120的淺溝道隔離區(qū)101;位于晶體管有源區(qū)表面的柵極區(qū)102、位于柵極區(qū)102兩邊的側(cè)墻103;位于襯底100表面并覆蓋柵極區(qū)102和側(cè)墻103的層間介質(zhì)層130;位于層間介質(zhì)層130內(nèi)的第一金屬層105、第二金屬層107和第三金屬層109;連接第一金屬層105與柵極區(qū)102的第一接觸孔104,連接第一金屬層105與第二金屬層107的第二接觸孔106,連接第二金屬層107與第三金屬層109的第三接觸孔108;位于層間介質(zhì)層130內(nèi)并與第三金屬層109電連接的電容,所述電容包括第一電極113、第二電極111以及位于第一電極113與第二電極111之間的電介質(zhì)層112;連接第二電極111與第三金屬層109的第四接觸孔114。
眾所周知,衡量CMOS圖像傳感器性能的一個參數(shù)是敏感度(Sensitivity),所述敏感度與入射光到達(dá)光電有源區(qū)110的路程成反比例關(guān)系,換而言之,如果所述層間介質(zhì)層130越薄,所述CMOS圖像傳感器敏感度越高。
發(fā)明內(nèi)容
本發(fā)明解決的問題是提高了CMOS圖像傳感器的敏感度。
為解決上述問題,本發(fā)明提供了一種CMOS圖像傳感器介質(zhì)層的拋光方法,包括:提供襯底,所述襯底表面形成有介質(zhì)層,所述介質(zhì)層表面具有凸起,所述凸起與凸起之間形成溝槽;在所述介質(zhì)層表面形成底部抗反射層;在所述介質(zhì)層表面和底部抗反射層表面形成光刻膠層,所述光刻膠層覆蓋凸起;去除部分光刻膠層直至暴露出凸起;以所述底部抗反射層和光刻膠層為掩膜,刻蝕介質(zhì)層直至刻蝕至溝槽底部;去除所述底部抗反射層和光刻膠層;對所述介質(zhì)層執(zhí)行化學(xué)機(jī)械拋光。
與現(xiàn)有技術(shù)相比,本發(fā)明具有以下優(yōu)點:本發(fā)明通過將尖角狀凸起與平臺狀凸起刻蝕成較小的尖角狀凸起,降低了化學(xué)機(jī)械拋光過程的時間,采用化學(xué)機(jī)械拋光工藝處理后的介質(zhì)層在硅片中心位置和硅片邊緣位置厚度差異比較小,因而可以降低介質(zhì)層的厚度,提高了CMOS圖像傳感器的敏感度。
附圖說明
圖1是現(xiàn)有CMOS圖像傳感器的結(jié)構(gòu)示意圖;
圖2是本發(fā)明提供的CMOS圖像傳感器介質(zhì)層的拋光方法流程示意圖;
圖3至圖10是本發(fā)明提供的CMOS圖像傳感器介質(zhì)層的拋光方法過程示意圖。
具體實施方式
本發(fā)明的發(fā)明人發(fā)現(xiàn),現(xiàn)有技術(shù)中,在實際的CMOS圖像傳感器制備過程中,層間介質(zhì)層通常包括兩層或者兩層以上的介質(zhì)層,并且為了保證后續(xù)形成在介質(zhì)層表面的結(jié)構(gòu)的質(zhì)量,對所形成的介質(zhì)層要求達(dá)到一定的平坦度。本發(fā)明的發(fā)明人又發(fā)現(xiàn),所述介質(zhì)層通常會覆蓋接觸孔或者導(dǎo)電電極等的半導(dǎo)體結(jié)構(gòu),形成的介質(zhì)層表面的平坦度會比較差,現(xiàn)有的技術(shù)會對介質(zhì)層表面執(zhí)行化學(xué)機(jī)械拋光工藝,由于化學(xué)機(jī)械拋光工藝的缺陷,對介質(zhì)層拋光時,在硅片中心位置的介質(zhì)層和在硅片邊緣位置采用化學(xué)機(jī)械拋光工藝時研磨速率是不同的,導(dǎo)致化學(xué)機(jī)械拋光工藝處理后的介質(zhì)層在硅片中心位置和硅片邊緣位置厚度差異比較大,所以,在形成介質(zhì)層的時候,介質(zhì)層的厚度不能夠太薄,否則可能導(dǎo)致硅片邊緣位置的層間介質(zhì)層被全部去除掉,從而造成芯片失效。對此,有必要提出一種改進(jìn)的處理方法,使得形成的介質(zhì)層厚度能夠減薄,以提高CMOS圖像傳感器的敏感度。
為此,本發(fā)明的發(fā)明人提出一種CMOS圖像傳感器介質(zhì)層的拋光方法,圖2是本發(fā)明CMOS圖像傳感器介質(zhì)層的拋光方法的流程示意圖,具體包括如下步驟:
步驟S101,提供襯底;
步驟S102,在所述襯底表面形成介質(zhì)層,所述介質(zhì)層表面具有凸起,所述凸起包括尖角狀凸起與平臺狀凸起,所述凸起與凸起之間形成溝槽;
步驟S103,在所述介質(zhì)層表面形成底部抗反射層;
步驟S104,在所述介質(zhì)層表面和底部抗反射層表面形成光刻膠層,所述光刻膠層覆蓋凸起;
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于中芯國際集成電路制造(上海)有限公司,未經(jīng)中芯國際集成電路制造(上海)有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200910056029.0/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





