[發明專利]一種形成淺溝槽隔離結構的方法

無效

• 申請號: 200910055195.9
• 申請日: 2009-07-22
• 公開（公告）號: CN101656226A
• 公開（公告）日: 2010-02-24
• 發明（設計）人: 易亮;巨曉華;邵麗;孫凌;張美麗;令海陽;劉龍平;陳愛軍;葉滋婧;黃慶豐;楊岳華
• 申請（專利權）人: 上海宏力半導體制造有限公司
• 主分類號: H01L21/762
• 分類號: H01L21/762;H01L21/316
• 代理公司: 上海智信專利代理有限公司
• 代理人: 王 潔

技術領域

本發明屬于半導體制造技術領域，涉及一種為集成電路形成隔離的方法，特別涉及一種形成淺溝槽隔離結構的方法。

背景技術

隨著半導體技術的飛速發展，半導體器件特征尺寸顯著減小，對芯片制造工藝也相應地提出了更高的要求。其中一個具有挑戰性的課題就是絕緣介質在各個薄膜層之間或溝槽中均勻無孔的填充以提供充分有效地隔離保護。

在制造工藝進入深亞微米技術節點之后，0.13μm以下的元件例如MOS器件有源區之間的隔離已大多采用淺溝槽隔離結構。淺溝槽隔離結構的形成首先需要在襯底中刻蝕出溝槽，再利用化學氣相淀積在淺溝槽中填入介電質，例如氧化硅，再利用化學機械拋光的方法使晶片表面平坦化。

圖1(a)至圖1(f)為依據傳統方法形成淺溝槽隔離結構的制備方法剖面示意圖。首先，如圖1(a)所示，在半導體襯底100上形成墊氧化層110和腐蝕阻擋層120，在腐蝕阻擋層120上形成圖案化的光刻膠130，并以圖案化的光刻膠130為掩膜，刻蝕墊氧化層110和腐蝕阻擋層120至半導體襯底100后，去除光刻膠130；如圖1(b)所示，以腐蝕阻擋層120為掩膜，刻蝕半導體襯底100至一設定深度，形成淺溝槽140。接下來，如圖1(c)所示，在溝槽140的表面上形成內襯氧化層150，內襯氧化層150可以是二氧化硅等絕緣材料。接著，如圖1(d)所示，將絕緣物質(如二氧化硅)填入溝槽140中，并覆蓋內襯氧化層150側壁和整個腐蝕阻擋層120，形成隔離氧化層160；然后，如圖1(e)所示，對填入的隔離氧化層160進行平坦化處理，如采用化學機械拋光工藝清除腐蝕阻擋層120上的隔離氧化層160，最后，如圖1(f)所示，去除腐蝕阻擋層120和墊氧化層110，去除墊氧化層110的工藝一般采用濕法刻蝕，由于濕法刻蝕是等向性的，也會將溝槽140側壁的絕緣物質刻蝕掉一些，結果形成的淺溝槽隔離結構如圖1(f)所示，在溝槽140的側壁形成凹陷170。

此凹陷將導致亞閾區的扭結效應(Kink?effect)，這是由于邊緣寄生晶體管所造成的，該寄生晶體管往往具有更低的閾值電壓，與此伴隨的現象還有反窄溝道效應，柵氧化層可靠性的退化以及額外的亞閾值區漏電流和功耗。

為解決STI淺溝槽側壁的凹陷問題，中國專利CN200610116858.X提出了采用旋制氧化層進行保護和補償的方法，在拋光后并去除腐蝕阻擋層120和墊氧化層110后，在半導體襯底100和隔離氧化層150上形成旋制氧化層，來填滿溝槽角落隔離結構側壁的凹陷170，然后先后采用干法刻蝕和濕法腐蝕的方法去除旋制氧化層，從而避免形成淺溝槽隔離區角落的側壁凹陷。除此之外，中國專利CN01118829.4也提出了以氮氧化硅為掩膜保護溝槽側壁內襯氧化層的方法，在內襯氧化層上形成氮氧化硅后再于溝槽內填滿絕緣物質，在濕法腐蝕去除墊氧化層110時，由于腐蝕液對氮氧化硅的影響不大，故可以減緩氮氧化硅兩旁的內襯氧化層和絕緣物質的過度刻蝕所形成的淺溝槽隔離區角落的側壁凹陷，從而使得所制備的元器件具有較低的漏電流和較高的擊穿電壓。

但在這兩種方法形成淺溝槽隔離結構的工藝較復雜，且在去除旋制氧化層以及墊氧化物過程中，同樣不能避免淺溝槽隔離區角落的側壁過腐蝕而形成凹陷，其改善力度有限。

發明內容

本發明要解決的技術問題是現有技術的淺溝槽隔離工藝形成的淺溝槽隔離結構會在淺溝槽隔離區角落的側壁產生凹陷。

為解決上述技術問題，本發明提供了一種淺溝槽隔離結構的形成方法，包括如下步驟：

(1)提供半導體襯底，在半導體襯底表面依次形成墊氧化層、多晶硅層和腐蝕阻擋層；

(2)以光刻膠作掩膜，依次構圖刻蝕腐蝕阻擋層、多晶硅層和墊氧化層至半導體襯底，并以圖案化后的墊氧化層、多晶硅層和腐蝕阻擋層為掩膜進行刻蝕，形成位于半導體襯底中的溝槽；

(3)高溫氧化，在溝槽的表面形成內襯層，同時在多晶硅層側壁橫向氧化形成一氧化區域，并在所述半導體襯底表面淀積隔離氧化層，填滿溝槽并覆蓋內襯層和腐蝕阻擋層后，平坦化隔離氧化層至曝露出腐蝕阻擋層；