[發(fā)明專利]提高M(jìn)OS晶體管載流子遷移率的方法

有效

• 申請?zhí)枺?/td>: 200910054948.4
• 申請日: 2009-07-16
• 公開（公告）號: CN101958249A
• 公開（公告）日: 2011-01-26
• 發(fā)明（設(shè)計）人: 唐兆云;何有豐
• 申請（專利權(quán)）人: 中芯國際集成電路制造(上海)有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;C23C16/44;C23C16/40
• 代理公司: 北京集佳知識產(chǎn)權(quán)代理有限公司 11227
• 代理人: 李麗

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域，特別涉及提高M(jìn)OS晶體管載流子遷移率的方法。

背景技術(shù)

在半導(dǎo)體制造領(lǐng)域里，已知在摻雜區(qū)上形成應(yīng)力膜可向其下層的摻雜區(qū)產(chǎn)生機(jī)械應(yīng)力，從而使得摻雜區(qū)內(nèi)產(chǎn)生應(yīng)力來增加相關(guān)半導(dǎo)體元件的速度。這樣的應(yīng)力增進(jìn)了摻雜雜質(zhì)的遷移率。遷移率增加的摻雜雜質(zhì)中的電荷載流子可使半導(dǎo)體元件，例如晶體管，有更高的運(yùn)轉(zhuǎn)速度，因此各種適當(dāng)應(yīng)用中使用應(yīng)力膜是有益的。

在過去的十幾年之間，利用縮減MOS晶體管(Metal-Oxide-SemiconductorField-Effect-Transistors，MOSFET)尺寸的方式，借以持續(xù)地改善集成電路的每一功能元件的操作速度、效能表現(xiàn)、電路的元件密度以及成本，縮減的方法主要包括縮小柵極長度以及柵極氧化層的厚度。為了進(jìn)一步提升晶體管的效能，利用位于半導(dǎo)體基底中一部分的應(yīng)變通道區(qū)域來制造MOS晶體管元件。

對于CMOS晶體管而言，其中的NMOS晶體管或是PMOS晶體管都可使用應(yīng)變通道區(qū)域來提高載流子的遷移率，以增加元件的效能。例如，公開號為“CN1770425A”的中國專利中公開了一種具有區(qū)域化應(yīng)力結(jié)構(gòu)的CMOS晶體管，該CMOS晶體管在沿著源極一漏極的方向上，于NMOS晶體管的n型通道中形成拉伸應(yīng)力薄膜，于PMOS晶體管的p型通道中形成壓縮應(yīng)力薄膜，可以增加載流子的遷移率。圖1為現(xiàn)有的具有拉伸應(yīng)力和壓縮應(yīng)力的薄膜的CMOS晶體管的結(jié)構(gòu)示意圖。如圖1所示，在NMOS晶體管10上形成拉伸應(yīng)力的薄膜11和在PMOS晶體管12上形成壓縮應(yīng)力的薄膜13，可以增加載流子的遷移率。

隨著工藝節(jié)點的降低，怎樣利用應(yīng)力來增加MOS晶體管中載流子的遷移率成為越來越受人們關(guān)注的問題。

發(fā)明內(nèi)容

本發(fā)明的目的是提供一種提高M(jìn)OS晶體管載流子遷移率的方法、PMOS晶體管和NMOS晶體管，從而提高了MOS晶體管中載流子的遷移率。

為了達(dá)到上述目的，本發(fā)明提供了一種提高M(jìn)OS晶體管載流子遷移率的方法，包括步驟：

提供半導(dǎo)體基底，所述半導(dǎo)體基底上具有柵極；

以TEOS和O₂為原料，利用LPCVD的方法形成覆蓋所述柵極和所述柵極兩側(cè)的半導(dǎo)體基底上表面的氧化物層，當(dāng)所述半導(dǎo)體基底將形成NMOS晶體管時，則其中O₂和TEOS的流量比小于7∶100，當(dāng)所述半導(dǎo)體基底將形成PMOS晶體管時，則其中O₂和TEOS的流量比大于7∶100；

刻蝕所述氧化物層，形成柵極的側(cè)壁結(jié)構(gòu)；

向所述柵極及其所述側(cè)壁結(jié)構(gòu)兩側(cè)的半導(dǎo)體基底中摻雜雜質(zhì)離子。

可選的，形成所述氧化物層的步驟中，當(dāng)所述半導(dǎo)體基底將形成NMOS晶體管時，其中TEOS的流量為200sccm，O₂的流量為5sccm至10sccm。

可選的，形成所述氧化物層的步驟中，當(dāng)所述半導(dǎo)體基底將形成NMOS晶體管時，反應(yīng)腔室應(yīng)力大于1.88torr。

可選的，形成所述氧化物層的步驟中，當(dāng)所述半導(dǎo)體基底將形成NMOS晶體管時，反應(yīng)腔室應(yīng)力為1.9torr至2.2torr。

可選的，形成所述氧化物層的步驟中，當(dāng)所述半導(dǎo)體基底將形成NMOS晶體管時，腔室內(nèi)溫度為550℃至700℃。

可選的，所述形成氧化物層的步驟中，當(dāng)所述半導(dǎo)體基底將形成PMOS晶體管時，其中TEOS的流量為200sccm，O₂的流量為15sccm至20sccm。

可選的，形成所述氧化物層的步驟中，當(dāng)所述半導(dǎo)體基底將形成PMOS晶體管時，反應(yīng)腔室應(yīng)力小于1.88torr。

可選的，形成所述氧化物層的步驟中，當(dāng)所述半導(dǎo)體基底將形成PMOS晶體管時，反應(yīng)腔室應(yīng)力為1.6torr至1.8torr。

可選的，形成所述氧化物層的步驟中，當(dāng)所述半導(dǎo)體基底將形成PMOS晶體管時，腔室內(nèi)溫度為550℃至700℃。

本發(fā)明的上述技術(shù)方案和現(xiàn)有技術(shù)相比的優(yōu)點在于：

本發(fā)明通過改進(jìn)形成柵極側(cè)壁結(jié)構(gòu)時的氧化物層的步驟，從而使得形成的氧化物層中的應(yīng)力可以根據(jù)所需進(jìn)行調(diào)整。例如在NMOS晶體管中，可以通過將TEOS和O₂的流量比調(diào)整為小于7∶100，使該氧化物層的應(yīng)力為拉應(yīng)力，在PMOS晶體管中，可以通過將TEOS和O₂的流量比調(diào)整為大于7∶100，使氧化物的應(yīng)力為壓應(yīng)力，從而使得MOS晶體管內(nèi)的載流子遷移率增加，從而達(dá)到提高器件速度的效果。

附圖說明