[發明專利]浮柵制造方法

無效

• 申請號: 200910053017.2
• 申請日: 2009-06-12
• 公開（公告）號: CN101924025A
• 公開（公告）日: 2010-12-22
• 發明（設計）人: 史運澤;宋化龍;沈憶華;盧莊鴻
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L21/3105;H01L21/8247
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 屈蘅;李時云

技術領域

本發明涉及芯片制造領域，尤其涉及在閃存存儲器制造過程中的浮柵制造方法。

背景技術

FLASH(閃存存儲器)器件依照其結構的不同通常分為兩種類型：疊柵器件和分柵器件。疊柵器件通常包括浮柵與控制柵，其中，浮柵位于控制柵和基底之間，處于浮置狀態，用于存儲數據；控制柵與字線相接，用于控制浮柵。浮柵和基底之間還包括隧穿氧化層，浮柵和控制柵之間還包括有隔離的介電層等。在每個閃存單元之間通過淺溝槽隔離(STI：shallow?trench?isolation)進行隔離。

隨著半導體工藝技術的日益進步，器件密度越來越大，器件尺寸日益縮小，淺溝槽隔離的寬度也變得日漸變窄，變窄的淺溝槽隔離帶來的問題是：

一.變窄的淺溝槽隔離減少控制柵至浮柵之間的耦合比(couple?ratio)，使得外加在控制柵的電壓無法作用在閃存上，造成資料無法寫入或者擦除。

二：變窄的淺溝槽隔離容易引起相鄰浮柵橋接，引起短路。

請參閱圖1A～圖1G，圖1A～圖1G為現有技術浮柵制造方法，包括步驟：

步驟a1，先在半導體襯底1的有源區表面上先形成墊介質層2以及氮化層3，用以在無源區形成淺溝道隔離時，保護有源區未受影響；所述墊介質層2的作用是作為氮化層3的緩沖層，降低氮化層3與半導體襯底1的應力，如截面示意圖1A所示。

步驟a2，在半導體襯底1的無源區內通過刻蝕方法去除部分半導體襯底1，在該區域內形成一淺溝槽4，如截面示意圖1B所示；然后在溝槽4內填充絕緣物，形成淺溝槽隔離5，如截面示意圖1C所示。

接著，形成淺溝槽隔離5之后，所述氮化層3以及墊介質層2的作用已經完成，需要去除，如截面示意圖1D以及圖1E所示。

然后，在有源區的半導體襯底1上注入離子形成離子阱，離子注入之前，需要在其表面上生長一層犧牲層6，用以修復離子注入對半導體襯底1造成的晶格損傷，如截面示意圖1F所示。

接著，采用濕法刻蝕去除犧牲層6。

在半導體襯底1的有源區表面上形成浮柵氧化層7，最后在所述浮柵氧化層7上形成浮柵8，如截面示意圖1G所示。

由于在上述工藝步驟中，需要二道刻蝕工藝用以去除墊介質層2以及犧牲層6，因而相應地在橫向寬度方向上刻蝕去除部分淺溝槽隔離5，造成淺溝槽隔離的寬度變窄。

發明內容

本發明要解決的技術問題是提供一種浮柵制造方法，以解決現有技術中過度刻蝕造成淺溝槽隔離變窄的問題。

為解決上述技術問題，本發明提供的一種浮柵制造方法，其步驟為：

在半導體襯底的有源區表面上形成墊介質層以及氮化層；

在半導體襯底的無源區內形成淺溝槽隔離，用于隔離相鄰的有源區；

去除所述氮化層并清洗所述墊介質層，用于去除表面污染物；

對所述墊介質層進行高溫退火處理；

通過所述墊介質層，在半導體襯底內進行離子注入，在半導體襯底內形成離子阱；

去除所述墊介質層；

在淺溝槽隔離兩側的有源區表面上形成浮柵氧化層；

在所述浮柵氧化層上形成浮柵。

進一步的，所述高溫退火的溫度范圍為900～1000攝氏度，時間為30～120秒。

進一步的，所述墊介質層為氧化物、氮化物、氧化物與氮化物的組合。

進一步的，所述氧化物為二氧化硅。

進一步的，所述浮柵為多晶硅柵極或金屬柵極。

進一步的，所述氮化層為氮化硅。

與傳統芯片制造方法相比，本發明的浮柵制造方法，通過對墊氧化層清洗完畢后，進行退火處理，只需進行一道刻蝕去除工藝即可形成浮柵，相對現有技術，無需形成及去除犧牲氧化層的工藝，避免除去犧牲氧化層時在橫向方向上刻蝕掉部分淺溝槽隔離，保持了淺溝槽隔離的橫向寬度，增大了控制柵至浮柵之間的耦合比(couple?ratio)，從而有效改善外加在控制柵的電壓對存儲資料的寫入或者擦除，也避免了相鄰浮柵橋接而引起短路的問題。

附圖說明

圖1A～圖1G為現有技術制造浮柵的制造步驟截面示意圖；

圖2為本發明實施例中浮柵制造方法流程圖。

具體實施方式

為了更清楚了解本發明的技術內容，特舉具體實施例并配合所附圖式說明如下。

請參閱圖2所示的本發明實施例中浮柵制造方法流程圖，并結合圖1所示的截面示意圖。

步驟1：在半導體襯底的有源區表面上形成墊介質層以及氮化層。