[發明專利]NROM器件的制作方法有效
| 申請號: | 200910052646.3 | 申請日: | 2009-06-05 |
| 公開(公告)號: | CN101908507A | 公開(公告)日: | 2010-12-08 |
| 發明(設計)人: | 趙敏局;司偉;吳俊徐;李潤領 | 申請(專利權)人: | 中芯國際集成電路制造(上海)有限公司 |
| 主分類號: | H01L21/8247 | 分類號: | H01L21/8247;H01L21/76;H01L21/265;H01L21/311 |
| 代理公司: | 北京集佳知識產權代理有限公司 11227 | 代理人: | 李麗 |
| 地址: | 201203 *** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | nrom 器件 制作方法 | ||
技術領域
本發明涉及半導體器件的制作領域,尤其涉及NROM(非易失性存儲器)器件的制作方法。
背景技術
用于存儲數據的半導體存儲器分為易失性存儲器和非易失性存儲器,易失性存儲器易于在電源中斷時丟失其數據,而非易失性存儲器即使在供電電源關閉后仍能保持片內信息。與其它的非易失性存儲技術(例如,磁盤驅動器)相比,非易失性半導體存儲器具有成本低、密度大的特點。因此,非易失性存儲器已廣泛地應用于各個領域,包括嵌入式系統,如PC及外設、電信交換機、蜂窩電話、網絡互聯設備、儀器儀表和汽車器件,同時還包括新興的語音、圖像、數據存儲類產品,如數字相機、數字錄音機和個人數字助理。
近來,已經提出了具有硅-氧化物-氮化物-氧化物-硅(SONOS)結構的非易失性存儲器,包括NROM快閃存儲器。NROM快閃存儲器具有很薄的存儲單元柵極,其便于制造且容易結合至例如集成電路的外圍區域和/或邏輯區域中。
隨著集成電路制作工藝中集成度的不斷增加,提升快閃存儲器的集成密度已成為趨勢,然而,隨著存儲單元的尺寸不斷縮小,避免漏電流以使電荷保存在存儲器單元中變得相當重要,但是現有技術制作的快閃存儲器有許多漏電會影響存儲器單元中所儲存的電荷,其中包括PN結漏電流,晶體管亞閾值漏電,靜態漏電流等等。
專利號為6797565的美國專利提供了一種NROM快閃存儲器的制作方法,如圖2所示(沿圖1的位線A-A方向的截面圖),在半導體襯底100上形成有源區130和位于有源區130之間的隔離區120;在有源區130的半導體襯底100上形成介質層102,形成介質層102的方法為熱氧化或化學氣相沉積法,介質層102的材料為氧化硅-氮化硅-氧化硅層(ONO);然后用化學氣相沉積法在介質層102上沉積第一多晶硅層104,且第一多晶硅層104覆蓋隔離區120;在第一多晶硅層104上用化學氣相沉積法形成第一腐蝕阻擋層106,第一腐蝕阻擋層106的材料為氮化硅。
如圖3所示(圖3為沿圖1的位線A-A方向的截面圖),刻蝕第一腐蝕阻擋層106和第一多晶硅層104至露出介質層102,而隔離區120上的第一多晶硅層104和介質層102未被蝕刻;以刻蝕后的第一腐蝕阻擋層106和第一多晶硅層104為掩膜,在半導體襯底100中進行離子注入,形成擴散位線。
如圖4所示(圖4為沿圖1的位線A-A方向的截面圖),用化學氣相沉積法在介質層102和第一腐蝕阻擋層106上沉積介電層,且介電層覆蓋隔離區120,介電層的材料為低溫氧化硅(低溫所指的溫度為200℃~500℃);對介電層進行平坦化處理,直至露出第一腐蝕阻擋層106,所述介電層蓋住位線;接著,去除第一腐蝕阻擋層106,露出第一多晶硅層104。用化學氣相沉積法在第一多晶硅層104和介電層110上沉積第二多晶硅層112;在第二多晶硅層112上用化學氣相沉積法形成第二腐蝕阻擋層;刻蝕第二腐蝕阻擋層、第二多晶硅層112和第一多晶硅層104至露出介質層102。去除第二腐蝕阻擋層至露出第二多晶硅層112,第二多晶硅層112將快閃存儲器的各個柵極結構連接起來,形成字線。
接著,如圖1所示,在位線101區的介電層中形成露出層間介電層的導電插塞116。
現有制作NROM器件過程中,為了防止PN結漏電,在形成導電插塞116之前,需要在溝道區域進行銦離子注入和退火工藝防止PN結之間穿通。但是在銦離子注入后的退火工藝中,銦離子會滲透進隔離區域的邊緣,造成隔離區漏電以及位線之間漏電,進而影響NROM快閃存儲器的質量及成品率。
發明內容
本發明解決的問題是提供一種NROM器件的制作方法,防止隔離區漏電以及位線之間漏電。
為解決上述問題,本發明一種NROM器件的制作方法,包括:提供半導體襯底,所述半導體襯底包含有源區和位于有源區之間的隔離區,其中有源區形成有字線;在有源區的字線之間的半導體襯底內進行銦離子注入后,進行退火工藝;在半導體襯底上形成第一氧化層,且第一氧化層包圍字線;向隔離區及隔離區與有源區的交界處注入離子;在半導體襯底上形成第二氧化層,且第二氧化層包圍字線;刻蝕第二氧化層和第一氧化層,在字線兩側形成側墻。
可選的,向隔離區及隔離區與有源區交界處注入的離子為P型離子。
可選的,所述P型離子為硼離子,注入劑量為1.0E11/cm2~1.0E14/cm2,能量是10KeV~100KeV。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中芯國際集成電路制造(上海)有限公司,未經中芯國際集成電路制造(上海)有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200910052646.3/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





