[發明專利]在半導體基底上形成氮化鈦層的方法

有效

• 申請號: 200910051562.8
• 申請日: 2009-05-19
• 公開（公告）號: CN101556926A
• 公開（公告）日: 2009-10-14
• 發明（設計）人: 孔令芬;李春雷
• 申請（專利權）人: 上海宏力半導體制造有限公司
• 主分類號: H01L21/60
• 分類號: H01L21/60;H01L21/28;H01L21/44;C23C14/34
• 代理公司: 上海思微知識產權代理事務所
• 代理人: 鄭 瑋

技術領域

本發明涉及半導體制造領域，特別涉及一種在半導體基底上形成氮化鈦層 的方法。

背景技術

氮化鈦(TiN)薄膜是目前工業研究和應用最為廣泛的薄膜材料之一，它熔 點高，熱穩定和抗蝕性好，并以其較高的硬度和低的電阻率，受到人們日益廣泛 的關注。

早期的氮化鈦薄膜研究工作主要集中在外觀色澤、硬度和耐高溫、耐腐蝕 特性等方面。但最近，氮化鈦膜作為金屬層Cu或Al的擴散阻擋層在半導體器 件中的應用受到重視。根據阻擋層的定義，阻擋層要求在一定高溫下能有效阻 止金屬層金屬的擴散，與金屬層及介質有良好的結合，以及較小的接觸電阻， 且在保持與金屬層金屬的熱穩定的同時，阻擋層要盡可能薄。根據2000年更新 的半導體國際技術路線(ITRS)，從2005年起，阻擋層厚度達到10nm，到2014 年將達到4nm；阻擋層要有良好的臺階覆蓋性、低應力、無針孔；擴散阻擋層 表面粗糙度越低越好。但由于在半導體制備工藝中薄膜厚度已和電子平均自由 程相當或更小，TiN薄膜的電阻率的實際值與體電阻率有較大差距。

請參見圖1，其所示為TiN薄膜層的方塊電阻與半導體基底溫度的關系圖。 可以看出，半導體基底溫度從40℃上升到500℃的過程中，TiN薄膜的電阻率 明顯下降，曲線表明TiN薄膜電阻率隨著半導體基底溫度的升高而顯著下降。

這是因為在較低的半導體基底溫度下，TiN薄膜的結晶情況較差，缺陷密度 較大，從而增加了載流子的散射，因此薄膜電阻率較高，導電性能差。隨著半 導體基底溫度的升高，被濺射出來的靶材Ti原子在基底吸附后仍有較大的動能， 原子表面擴散能力增加，薄膜容易有序結晶化和晶粒取向一致化，缺陷密度降 低，這導致載流子濃度的增大和遷移率的提高，從而使薄膜的導電能力大大的 增加。

并且，當半導體基底溫度較低時，Ti原子與N原子反應不完全，因此薄膜 中N/Ti原子比＜1，所以薄膜成分主要為Ti₂N，還有部分Ti原子與半導體基底 Si反應生成TiSi₂，導致薄膜電阻較大。而當半導體基底溫度的升高時，有助于 濺射出來的Ti原子與N原子在半導體基底更好的反應，提高了TiN薄膜中的 N/Ti原子比，從而提高了TiN薄膜的導電性，薄膜的電阻隨著降低。

然而，在現有技術中，請參見圖2，在半導體基底上淀積TiN層，是直接將 半導體基底100放入到反應腔210濺射淀積TiN薄膜層，反應氣體無法將熱傳 導到半導體基底上，此時的半導體基底處于較低的溫度，因此，在半導體基底 上淀積形成的TiN薄膜層電阻較高，導電性能差。而要實現TiN薄膜層良好而 穩定的低電阻，需要用新的機臺進行制造，這就大大提高了制造成本，且增加 了制程工藝的難度。此外，在量產的過程中，由于每個半導體基底的溫度不同， 因而所制造出來的TiN薄膜層的電阻也不同，大大影響了制造出的硅片的品質。

發明內容

本發明旨在解決現有技術中，由于在半導體基底上淀積的氮化鈦(TiN)層 的電阻高，導電性能差，且生產出的各硅片的TiN層電阻不一致，因而不能滿 足產品的要求等技術問題。

有鑒于此，本發明提供一種在半導體基底上形成氮化鈦層的方法，包括以 下步驟：

提供一半導體基底；

對所述半導體基底進行預加熱；

將所述半導體基底移入反應腔，在所述半導體基底上淀積氮化鈦層。

進一步的，對所述半導體基底進行預加熱是將所述半導體基底放入另一反 應腔內進行預加熱；

進一步的，所述預加熱的溫度為100℃至500℃。

進一步的，在所述半導體基底上淀積氮化鈦層的具體步驟：

將所述反應腔抽真空；

向所述反應腔內通入氬氣和氮氣；

通過濺射在所述半導體基底上形成氮化鈦層。

進一步的，所述反應腔抽真空，其壓強為2.0×10^-4Pa至5.0×10^-4Pa。

進一步的，所述氬氣的流量為15sccm至60sccm。

進一步的，所述氮氣的流量為50sccm至150sccm。