[發明專利]半導體制造方法

無效

• 申請號: 200910051558.1
• 申請日: 2009-05-19
• 公開（公告）號: CN101894752A
• 公開（公告）日: 2010-11-24
• 發明（設計）人: 龐軍玲;李紹彬;吳佳特
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司
• 主分類號: H01L21/283
• 分類號: H01L21/283;H01L21/316;H01L21/8234;H01L21/336
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 屈蘅;李時云

技術領域

本發明涉及一種制造方法，尤其涉及一種半導體制造方法。

背景技術

氧化物-氮化物(ON)的介質結構廣泛應用在存儲類的半導體器件結構里，主要用于提高數據保持能力，以及用來阻止在刻蝕工藝過程中對器件損害。

通常這類半導體器件結構為了降低漏極(drain)與源極(source)的寄生電阻(sheetresistance)而增加了Silicide(硅化物)制程，為了降低柵極的寄生電阻而增加了Polycide(多晶硅化物)制程，在更先進的制程中把Silicide與Polycide一起制造，而發展出既能降低柵極電阻，又能降低源漏電阻的Salicide(自對準硅化物)制程。

應用在salicide工藝中最常見的材料為Ti(鈦)和Co(鈷)，經過反應后形成硅化物TiSi2(硅化鈦)或者CoSi2(硅化鈷)，由于CoSi2的電阻特性更低，所以一般在0.25um以下的半導體制程工藝里，均利用鈷金屬作為Salicide的材料。但是由于鈷金屬極容易與氧進行反應形成氧化物而造成電阻增加，因此在沉積鈷之前需要將表面的氧化物去除并清洗干凈。

請參閱圖1以及圖2，由于在沉積鈷形成自對準硅化物9之前需要先進行刻蝕去除絕緣層7外側的氧化物和清洗，導致在該去除以及清洗工藝過程中會刻蝕到部分第一層氧化層8，其結果如圖1所示，使得后續的自對準硅化物9制程在沉積過程中，自對準硅化物9向控制柵6擴散，如圖2所示，造成漏極2和控制柵6、源極3和控制柵6產生漏電流，嚴重影響記憶單元的資料保存能力，從而導致器件性能的下降。

發明內容

本發明要解決的技術問題是提供一種半導體制造方法，防止自對準硅化物向控制柵擴散。

為解決上述技術問題，本發明提供的半導體制造方法，包括如下步驟：

在控制柵側壁形成第一氧化層；

在第一氧化層兩側形成絕緣層；

在絕緣層兩側形成第二氧化層；

刻蝕去除第二氧化層；

在絕緣層兩側的半導體基體上以及控制柵上形成自對準硅化物。

進一步的，在控制柵側壁形成第一氧化層之前的步驟包括：

提供一半導體基體；

在半導體基體有源區之間的隔離區內刻蝕形成淺溝道隔離；

在半導體基體有源區表面上形成控制柵絕緣層；

在所述控制柵絕緣層上形成控制柵；

在控制柵絕緣層以及控制柵兩側的半導體基體內形成源區和漏區。

進一步的，所述絕緣層為氮化物，優選地，所述氮化物為氮化硅。

進一步的，所述第一氧化層以及第二氧化層為硅氧化物。

進一步的，所述硅氧化物為二氧化硅。

本發明通過形成所述第二氧化層以及所述氮化物，使得所述第二氧化層以及氮化物形成的絕緣厚度加厚，可以防止在刻蝕第二氧化層過程中，由于刻蝕速度過快導致過度刻蝕掉所述第一層氧化層，避免形成自對準硅化物時，自對準硅化物向控制柵擴散，從而避免了控制柵經過該自對準硅化物與所述源極、漏極之間漏電的產生，提高了器件的性能。

附圖說明

圖1為現有自對準硅化物阻擋層去除后的截面示意圖；

圖2為現有自對準硅化物形成的截面示意圖；

圖3為本發明實施例中形成氮化物的截面示意圖；

圖4為本發明實施例中形成第二氧化層的截面示意圖；

圖5為本發明實施例中形成自對準硅化物的截面示意圖。

具體實施方式

以下結合附圖和具體實施方式對本發明的半導體制造方法作進一步的詳細說明。

請參閱圖3，首先在硅片上提供一半導體基體1，然后在半導體基體1上通過化學刻蝕或者物理刻蝕方法將硅片上定義為隔離區的半導體基體部分移走，形成淺溝槽隔離4(STI：shallow?trench?ioslation)，并在該淺溝槽隔離4內填充絕緣物。

然后，在半導體基體表面上定義為有源區的半導體基體上形成控制柵絕緣層5。

接著，在所述控制柵絕緣層5上形成控制柵6。

然后，采用離子注入的方法在所述控制柵絕緣層5以及控制柵6側壁的半導體基體1內分別形成源區3和漏區2。

接著，在所述控制柵6側壁形成第一氧化層8；并在在該第一氧化層8兩側分別形成一層絕緣層7，所述絕緣層7可以為各種氮化物，本實施例中，選擇所述絕緣層7為氮化硅7。

請參閱圖4，完成上述步驟后，緊接著，在氮化硅7兩側形成第二氧化層10。形成上述第一氧化層8、氮化硅7以及第二氧化層10均可以采用擴散淀積的方法形成。