[發(fā)明專利]一種采用CPLD實現(xiàn)數(shù)據(jù)加密的方法

無效

• 申請?zhí)枺?/td>: 200910051528.0
• 申請日: 2009-05-19
• 公開（公告）號: CN101650697A
• 公開（公告）日: 2010-02-17
• 發(fā)明（設(shè)計）人: 石武
• 申請（專利權(quán)）人: 上海聞泰電子科技有限公司
• 主分類號: G06F13/16
• 分類號: G06F13/16;G06F21/00
• 代理公司: 上海漢聲知識產(chǎn)權(quán)代理有限公司
• 代理人: 胡 晶

技術(shù)領(lǐng)域

本發(fā)明涉及一種數(shù)據(jù)的硬件加密的方法，尤其涉及一種采用CPLD實現(xiàn)數(shù)據(jù)加密的方法。

背景技術(shù)

隨著PCB(印制電路板)抄板技術(shù)的發(fā)展，任何復(fù)雜的PCB都可以被準(zhǔn)確復(fù)制，并且主板Flash當(dāng)中的軟件鏡像可以通過芯片燒寫工具獲得。通過這些手段，主板可能被隨意復(fù)制。所以需要采取相應(yīng)的手段防止主板被復(fù)制，從而保護相關(guān)權(quán)利人的利益。

發(fā)明內(nèi)容

本發(fā)明要解決的技術(shù)問題是提供一種采用CPLD(ComplexProgrammable?Logic?Device，復(fù)雜可編程邏輯器件)實現(xiàn)數(shù)據(jù)加密的方法，利用CPLD具有硬件加密這樣的特性，CPLD內(nèi)部的挪位算法不可以被復(fù)制，設(shè)計了一種總線挪位的算法對軟件鏡像進行保護，防止整塊主板被復(fù)制。

為達到以上目的，本發(fā)明提供了一種采用CPLD實現(xiàn)數(shù)據(jù)加密的方法，CPU的地址總線經(jīng)過CPLD之后驅(qū)動Flash地址總線，在CPLD的內(nèi)部，通過緩沖驅(qū)動器這樣的組合邏輯將CPU的地址總線和驅(qū)動Flash地址總線通過挪位算法進行重新映射，然后根據(jù)該挪位算法編寫應(yīng)用程序，對需要加密的軟件鏡像按照挪位算法進行地址搬移，從而得到一個新的鏡像，CPU通過CPLD訪問Flash當(dāng)中的新鏡像。由于CPLD內(nèi)部包含地址挪位算法，因此CPU可以得到正確的軟件鏡像。CPLD具有硬件加密的特性，所以CPLD內(nèi)部的挪位算法不可被復(fù)制，可以采用此特性對新的軟件鏡像進行保護。

本發(fā)明采用CPLD實現(xiàn)數(shù)據(jù)加密的方法，利用CPLD具有硬件加密這樣的特性，CPLD內(nèi)部的挪位算法不可以被復(fù)制，主板在市場出現(xiàn)以后，F(xiàn)lash當(dāng)中經(jīng)過加密的軟件鏡像被提取出來，主板的PCB被復(fù)制，如果沒有實現(xiàn)該挪位算法的CPLD，被復(fù)制的主板就不能正常工作，從而實現(xiàn)了對主板的保護。

附圖說明

圖1是本發(fā)明的系統(tǒng)框圖。

圖2是本發(fā)明的CPLD內(nèi)部具體邏輯的實現(xiàn)方式。

具體實施方式

下面結(jié)合附圖對本發(fā)明作進一步的闡述。

如圖1和圖2所示，本發(fā)明提供了一種采用CPLD實現(xiàn)數(shù)據(jù)加密的方法，CPU的地址總線輸出連接到CPLD的一組信號上，CPLD的一組輸出信號驅(qū)動Flash的地址總線。在CPLD的內(nèi)部，輸入信號和輸出信號之間通過緩沖驅(qū)動器這樣的組合邏輯連接起來。CPU的地址總線和Flash的地址總線通過挪位的算法進行重新映射，CPU地址總線的第M位A_M和Flash地址總線的第K位A_K相連。通過這種映射，地址對應(yīng)關(guān)系如下所述：

CPU的地址ADDR0＝A_N-1.2^N-1+...A_M.2^M+...+A₁·2¹+A₀.2⁰，

對應(yīng)的Flash的地址ADDR1＝A_M.2^M+...A_K.2^K+...+A₁.2¹+A₀.2⁰，

其中，CPU的地址的寬度為N，A_N-1為CPU地址總線的最高位。

CPU數(shù)據(jù)總線的寬度通常為8位、16位和32位，為了同時兼容這3種總線寬度，CPU的地址總線的A0、A1和A2和Flash的地址總線的A0、A1和A2保持一一對應(yīng)的關(guān)系。

根據(jù)如上所述的挪位算法，編寫應(yīng)用程序?qū)lash當(dāng)中的軟件鏡像進行加密。如上所述的地址映射關(guān)系，軟件鏡像ADDR0處的數(shù)據(jù)挪到新的鏡像的ADDR1處，移動的字節(jié)數(shù)由CPU的數(shù)據(jù)總線的寬度決定。

通過應(yīng)用軟件進行數(shù)據(jù)挪位之后的新鏡像被燒寫到Flash當(dāng)中，CPU的地址總線ADDR0處對應(yīng)Flash的新鏡像ADDR1處的數(shù)據(jù)，新鏡像ADDR1出的數(shù)據(jù)對應(yīng)原始鏡像ADDR0出的數(shù)據(jù)，所以CPU的地址總線仍然可以正確訪問Flash當(dāng)中的軟件鏡像。

CPU的地址總線和Flash地址總線的映射關(guān)系在CPLD當(dāng)中實現(xiàn)，CPLD具有硬件加密這樣的特性，CPLD內(nèi)部的挪位算法不可以被復(fù)制。主板在市場出現(xiàn)以后，F(xiàn)lash當(dāng)中經(jīng)過加密的軟件鏡像被提取出來，主板的PCB被復(fù)制，如果沒有實現(xiàn)該挪位算法的CPLD，被復(fù)制的主板就不能正常工作，從而實現(xiàn)了對主板的保護。

通過上述實施例，本發(fā)明的目的已經(jīng)被完全有效的達到了。熟悉該項技藝的人士應(yīng)該明白本發(fā)明包括但不限于上面具體實施方式中描述的內(nèi)容。任何不偏離本發(fā)明的功能和結(jié)構(gòu)原理的修改都將包括在權(quán)利要求書的范圍中。