[發(fā)明專利]一種采用CPLD實(shí)現(xiàn)數(shù)據(jù)加密的方法

無效

• 申請?zhí)枺?/td>: 200910051528.0
• 申請日: 2009-05-19
• 公開（公告）號: CN101650697A
• 公開（公告）日: 2010-02-17
• 發(fā)明（設(shè)計(jì)）人: 石武
• 申請（專利權(quán)）人: 上海聞泰電子科技有限公司
• 主分類號: G06F13/16
• 分類號: G06F13/16;G06F21/00
• 代理公司: 上海漢聲知識產(chǎn)權(quán)代理有限公司
• 代理人: 胡 晶

1.一種采用CPLD實(shí)現(xiàn)數(shù)據(jù)加密的方法，其特征在于，該方法包括如下步驟：

(1)在CPU和Flash之間添加一個CPLD，使CPU的地址總線經(jīng)過該CPLD驅(qū)動Flash地址總線；

(2)在該CPLD的內(nèi)部，將CPU的地址總線和驅(qū)動Flash地址總線運(yùn)用一種挪位算法進(jìn)行重新映射；

(3)根據(jù)該挪位算法編寫應(yīng)用程序，對Flash當(dāng)中需要加密的軟件鏡像按照該挪位算法進(jìn)行地址搬移，以得到一個新鏡像，即對Flash當(dāng)中的軟件鏡像進(jìn)行加密；

(4)CPU通過該CPLD訪問Flash當(dāng)中的新鏡像，由于該CPLD內(nèi)部包含所述的挪位算法，所以CPU可以得到正確的軟件鏡像。

2.如權(quán)利要求1所述的采用CPLD實(shí)現(xiàn)數(shù)據(jù)加密的方法，其特征在于，所述步驟(2)中，CPU的地址總線和Flash的地址總線通過挪位算法進(jìn)行重新映射，CPU地址總線的第M位A_M和Flash地址總線的第K位A_K相連，地址對應(yīng)關(guān)系如下所述：

CPU的地址ADDR0＝A_N-1.2^N-1+...A_M.2^M+...+A₁·2¹+A₀.2⁰，

對應(yīng)的Flash的地址ADDR1＝A_M.2^M+...A_K.2^K+...+A₁.2¹+A₀.2⁰，

其中，CPU的地址寬度為N，A_N-1為CPU地址總線的最高位。

3.如權(quán)利要求2所述的采用CPLD實(shí)現(xiàn)數(shù)據(jù)加密的方法，其特征在于，所述步驟(2)中，CPU的地址總線的A0、A1和A2和Flash的地址總線的A0、A1和A2保持一一對應(yīng)的關(guān)系，用以兼容不同寬度的CPU數(shù)據(jù)總線。

4.如權(quán)利要求2所述的采用CPLD實(shí)現(xiàn)數(shù)據(jù)加密的方法，其特征在于：根據(jù)所述的挪位算法，編寫應(yīng)用程序?qū)lash當(dāng)中的軟件鏡像進(jìn)行加密，軟件鏡像ADDR0處的數(shù)據(jù)挪到新的鏡像的ADDR1處，移動的字節(jié)數(shù)由CPU的數(shù)據(jù)總線的寬度決定。

5.如權(quán)利要求2所述的采用CPLD實(shí)現(xiàn)數(shù)據(jù)加密的方法，其特征在于，步驟(2)中，CPU的地址線和Flash的地址線之間通過緩沖驅(qū)動器這樣的組合邏輯連接起來。