[發(fā)明專利]掩膜版設(shè)計(jì)方法

有效

• 申請(qǐng)?zhí)枺?/td>: 200910050692.X
• 申請(qǐng)日: 2009-05-06
• 公開（公告）號(hào): CN101881924A
• 公開（公告）日: 2010-11-10
• 發(fā)明（設(shè)計(jì)）人: 程潔;舒強(qiáng);黃宜斌;任亞然;陳明
• 申請(qǐng)（專利權(quán)）人: 中芯國(guó)際集成電路制造(上海)有限公司
• 主分類號(hào): G03F1/14
• 分類號(hào): G03F1/14
• 代理公司: 上海思微知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31237
• 代理人: 屈蘅;李時(shí)云

1.一種掩膜版設(shè)計(jì)方法，該掩膜版包含電路圖案，其特征在于，包括：

當(dāng)所述掩膜版的透光率小于預(yù)定值時(shí)，在該掩膜版上添加輔助圖案。

2.如權(quán)利要求1所述的方法，其特征在于，所述預(yù)定值為0.5％。

3.如權(quán)利要求1所述的方法，其特征在于，添加輔助圖案后，需使得所述掩膜版的透光率大于1％。

4.如權(quán)利要求1所述的方法，其特征在于，所述輔助圖案為輔助有源區(qū)圖案和/或輔助多晶硅柵區(qū)圖案。

5.如權(quán)利要求1所述的方法，其特征在于，還包括確定輔助圖案與電路圖案距離的步驟。

6.如權(quán)利要求5所述的方法，其特征在于，所述距離需滿足條件：采用輔助圖案制造出的結(jié)構(gòu)對(duì)采用電路圖案制造的電路的性能影響處于預(yù)定范圍。

7.如權(quán)利要求1所述的方法，其特征在于，還包括確定輔助圖案形狀的步驟。

8.如權(quán)利要求1所述的方法，其特征在于，還包括確定輔助圖案尺寸的步驟。

9.如權(quán)利要求1所述的方法，其特征在于，所述輔助圖案為方形。

10.如權(quán)利要求9所述的方法，其特征在于，所述輔助圖案的邊長(zhǎng)為0.5微米，關(guān)鍵尺寸大于0.18微米；輔助圖案間的距離為1微米。

11.如權(quán)利要求10所述的方法，其特征在于，所述輔助圖案與電路圖案的間距大于3微米。