[發明專利]時序信號源電路

有效

• 申請號: 200910050470.8
• 申請日: 2009-04-30
• 公開（公告）號: CN101557211A
• 公開（公告）日: 2009-10-14
• 發明（設計）人: 劉立明;胡昌友;文興;劉芳;胡芝麗;陳建紅
• 申請（專利權）人: 上海新茂半導體有限公司
• 主分類號: H03K5/13
• 分類號: H03K5/13
• 代理公司: 上海專利商標事務所有限公司
• 代理人: 郭 蔚

1.時序信號源電路，所述電路包括一基本時序信號產生電路，其輸入端連接時鐘信號，輸出端連接后級延遲單元，其特征在于，

所述基本時序信號產生電路包括一延遲單元，所述延遲單元包括一阻容單元、第一、第二反相器，第一反相器的輸入端連接一信號輸入端，其輸出端連接一電阻的一端，所述電阻的另一端與若干MOS管的柵極相連，所述MOS管包括至少一個PMOS管和至少一個NMOS管，其中所述PMOS管的源極和漏極互連并外接電源，所述NMOS管的源極和漏極互連并接地，第二反相器的輸入端與所述若干MOS管的柵極相連，并通過一重置單元接地；

其中，所述基本時序信號產生電路進一步包括：

第三、第四反相器和與門，所述第三反相器的輸入端連接所述時鐘信號，將反相后的時鐘信號送入所述延遲單元的信號輸入端，第二反相器的輸出端為所述延遲單元的信號輸出端，所述延遲單元的信號輸出端連接所述與門的第一輸入端，所述與門的另一輸入端連接所述第四反相器的輸出端，所述第四反相器的輸入端連接所述第三反相器的輸出端。

2.根據權利要求1所述的時序信號源電路，其特征在于，

所述重置單元與所述信號輸入端連接，所述時序信號源電路為下降沿單邊延時電路。

3.根據權利要求1所述的時序信號源電路，其特征在于，

所述重置單元與邏輯0或地連接，所述時序信號源電路為雙邊延遲電路。