[發明專利]分柵閃存的操作方法

有效

• 申請號: 200910049791.6
• 申請日: 2009-04-22
• 公開（公告）號: CN101593557A
• 公開（公告）日: 2009-12-02
• 發明（設計）人: 顧靖;曹子貴;孔蔚然
• 申請（專利權）人: 上海宏力半導體制造有限公司
• 主分類號: G11C16/10
• 分類號: G11C16/10;H01L27/115
• 代理公司: 上海思微知識產權代理事務所
• 代理人: 鄭 瑋

技術領域

本發明涉及半導體器件操作方法，尤其涉及一種分柵存儲器的操作方法。

背景技術

存儲器用于存儲大量數字信息，最近據調查顯示，在世界范圍內，存儲器 芯片大約占了半導體交易的30％，多年來，工藝技術的進步和市場需求催生越 來越多高密度的各種類型存儲器，如RAM(隨機存儲器)、DRAM(動態隨機 存儲器)、ROM(只讀存儲器)、EPROM(可擦除可編程只讀存儲器)、FLASH(閃 存)和FRAM(鐵電存儲器)等，其中，閃存存儲器即FLASH已經成為非易 失性半導體存儲技術的主流，在各種各樣的FLASH器件中，基本分為兩種類型： 疊柵器件和分柵器件，疊柵器件具有浮柵和控制柵，其中，控制柵位于浮柵上 方，制造疊柵器件的方法比制造分柵器件簡單，然而疊柵器件存在過擦除問題， 該問題通常需要在擦除循環后進行驗證以將閾值電壓保持在一個電壓范圍內解 決，增加了電路設計的復雜性。分柵結構的一個控制柵同時作為選擇晶體管 (Select?transistor)，有效避免了過擦除效應，電路設計相對簡單。而且，相比疊 柵結構，分柵結構利用源端熱電子注入進行編程，具有更高的編程效率，因而 被廣泛應用在各類諸如智能卡、SIM卡、微控制器、手機等電子產品中。

請參閱圖1，圖1是現有的對分柵閃存其中的一個浮柵進行編程的狀態示意 圖，分柵閃存的操作包括對其進行編程(program)、讀(read)、擦除(erase) 等，對于每一個晶體管含有2個浮柵的分柵閃存來說，當對其中任意一個浮柵 如第一浮柵8進行編程時，其操作如下：連接源極端2的位線3接地即Vs＝0V， 連接漏極端4的位線5施以高壓Vd＝5V，連接第一控制柵9的字線(word?line) 接一高的編程電壓Vprog＝10V，對于不需要編程的第二浮柵6來說，與控制第 二浮柵6上的第二控制柵7連接的字線則接一電壓Vpass＝5V，保持了溝道電流 (圖1在溝道上的箭頭方向所示)的導通，使得整個溝道1導通，保證了編程 所需要的電流通過，從而熱電子注入到第一浮柵8中，完成編程操作。

但是，當第一浮柵8進行編程操作時候，在第二浮柵6下的溝道也同時產 生了電流，如果施加的電壓Vpass過高，第二浮柵6下的溝道也會產生熱電子， 產生的熱電子將穿越第二浮柵6與溝道之間的絕緣層(未標示)進入浮柵內， 從而對不需要編程操作的第二浮柵6產生了干擾，導致第二浮柵6的電荷狀態 不穩定。

發明內容

本發明要解決的技術問題是提供一種分柵閃存的操作方法，當其中一存儲 單元進行編程時，避免另一存儲單元受到干擾。

為解決上述技術問題，本發明提供的一種分柵式閃存的操作方法，所述分 柵閃存單元包括柵極、在所述柵極一側的第一浮柵以及第一浮柵上的第一控制 柵、在所述柵極另一側的第二浮柵以及第二浮柵上的第二控制柵、位于所述第 一浮柵外側的源極端、位于所述第二浮柵外側的漏極端，當對所述第一浮柵編 程時，調整施加在所述第二控制柵的電壓，保持所述源極端流向漏極端形成的 溝道電流為一恒定值。

進一步的，所述恒定值為1毫安～100毫安。

進一步的，所述第一控制柵上施加的電壓為5V～20V。優選地，所述第一 控制柵上施加的電壓為10V。

進一步的，在所述漏極端施加的電壓為5V～20V。

進一步的，所述源極端接地。

進一步的，在所述柵極上施加的電壓為1V～3V。

與現有的分柵閃存操作方法相比，本發明的優點是：當所述第一浮柵為編 程狀態時，通過外部電路的控制，調整施加在所述第二控制柵的電壓，保持所 述源極端流向漏極端形成的溝道電流為一恒定值，從而可以大幅度降低施加所 述第二控制柵上的電壓，避免第二浮柵下的熱電子進入第二浮柵內，保持了第 二浮柵的電荷狀態的穩定。

而且由此帶來的好處是，由于施加在第二浮柵上電壓得以減小，克服了熱 電子進入第二浮柵內，大大降低器件的功耗，提升了器件的性能，也使得器件 的使用壽命更長。

附圖說明

圖1是現有的對分柵閃存其中的一個浮柵進行編程的狀態示意圖；

圖2是本發明對分柵閃存其中的一個浮柵進行編程的狀態示意圖。

具體實施方式

以下結合附圖和具體實施方式對本發明的分柵閃存的操作方法作進一步的 詳細說明。