[發明專利]一種OTP存儲器的硅化金屬電極制作方法

有效

• 申請號: 200910049790.1
• 申請日: 2009-04-22
• 公開（公告）號: CN101593729A
• 公開（公告）日: 2009-12-02
• 發明（設計）人: 李榮林;劉正超;徐愛斌;李棟;董耀旗
• 申請（專利權）人: 上海宏力半導體制造有限公司
• 主分類號: H01L21/8247
• 分類號: H01L21/8247;H01L21/283;H01L21/027;H01L27/115
• 代理公司: 上海思微知識產權代理事務所
• 代理人: 鄭 瑋

技術領域

本發明涉及OTP存儲器的制造工藝，尤其涉及一種OTP存儲器的硅化金屬 電極制作方法。

背景技術

浮柵晶體管目前已經成為非易失性半導體存儲器的基礎器件結構。在制作 具有浮柵的存儲器時，可采用雙層多晶硅結構來形成堆疊的控制柵與浮柵，也 可以采用單層多晶硅結構來形成平行排布的浮柵與控制柵。雙層多晶硅結構可 有效提高存儲器的密度，但其制程卻與標準CMOS制程不兼容，需要制作額外 的光罩且增加額外的步驟，從而造價較高，現通常用于閃存(FLASH)和電可 擦除可編程只讀存儲器(Electrically-Erasable?Programmable?Read-Only?Memory； 簡稱EEPROM)中。單層多晶硅結構可與標準晶體管制程兼容，從而造價較低， 現通常應用于一次可編程(One?Time?Programming?Memory；簡稱OTP)存儲器 中。

參見圖1和圖2，其顯示了OTP存儲器的俯視圖和組成結構示意圖，為簡 化圖示，未對摻雜區進行顯示。如圖1和圖2所示，所述OTP存儲器包括依次 排布的第一控制柵CG1、第一浮柵FG1、第二浮柵FG2和第二控制柵CG2。所 述OTP存儲器還具有位線區BL、第一源極區SL1、第二源極區SL2、硅化金屬 阻止區SABA和硅化金屬電極區SAEA。位線區BL位于第一浮柵FG1與第二 浮柵FG2之間。第一源極區SL1位于第一控制柵CG1遠離第一浮柵FG1的一 側，第二源極區SL2位于第二控制柵CG2遠離第二浮柵FG2的一側。所述硅化 金屬電極區SAEA包括第一控制柵CG1、第二控制柵CG2、位線區BL、第一源 極區SL1和第二源極區SL2。

當完成第一控制柵CG1、第一浮柵FG1、第二控制柵CG2和第二浮柵FG2 及其對應側墻的制作后，需要在硅化金屬電極區SAEA上制作硅化金屬電極 SAE。現有技術制作硅化金屬電極SAE的詳細步驟為：首先沉積阻止氧化層， 阻止氧化層的厚度范圍為300至2000埃；然后涂敷光刻膠且光刻出硅化金屬電 極區SAEA的形狀；接著通過干法刻蝕工藝形成硅化金屬阻止層SAB；之后使 用稀釋后的氫氟酸(DHF)去除氧化物殘留；最后，通過物理氣相沉積工藝、 熱處理工藝和殘留金屬去除工藝在硅化金屬電極區SAEA上形成硅化金屬電極 SAE。在上述制程中，由于第一浮柵FG1與第二浮柵FG2間的間距較小(可小 至0.28微米或更小)，采用光刻膠光刻的工藝很難精準的形成位線區BL。

為克服上述問題，現有技術中又有人提出了采用在涂覆光刻膠前先沉積一 層有機底部抗反射涂層(Bottom?Anti-Reflective?Coating；簡稱BARC)或無機底 部抗反射涂層(Dielectric?Anti-Reflectivity?Coating；簡稱DARC)的方法。BARC 和DARC可通過控制襯底在光刻時的反射率來得到更好的線寬控制和更寬的工 藝窗口，從而可提高位線區BL的光刻質量。但涂敷BARC時易在第一浮柵FG1 與第二浮柵FG2間的狹小空間內殘留BARC從而影響位線區BL的刻蝕。采用 DARC時，DARC易殘留在第一浮柵FG1與第二浮柵FG2上從而降低數據的保 持性能。

因此，如何提供一種OTP存儲器的硅化金屬電極制作方法，來克服普通光 刻膠光刻工藝無法滿足OTP存儲器中位線區的特征尺寸日趨減小的需求，并同 時兼顧OTP存儲器的數據保持性能，已成為業界亟待解決的技術問題。

發明內容

本發明的目的在于提供一種OTP存儲器的硅化金屬電極制作方法，通過所 述方法可克服光刻工藝無法滿足OTP存儲器中位線區的特征尺寸日趨減小的需 求，并同時兼顧OTP存儲器的數據保持性能，適應OTP存儲器小型化的發展趨 勢。