[發明專利]一種降低寄生電容的接觸焊盤及其制備方法

有效

• 申請號: 200910049638.3
• 申請日: 2009-04-21
• 公開（公告）號: CN101533813A
• 公開（公告）日: 2009-09-16
• 發明（設計）人: 黎坡;張擁華;周建華;彭樹根
• 申請（專利權）人: 上海宏力半導體制造有限公司
• 主分類號: H01L23/482
• 分類號: H01L23/482;H01L21/60;H01L21/8234
• 代理公司: 上海智信專利代理有限公司
• 代理人: 王 潔

1.一種接觸焊盤，包括焊盤金屬層，其特征在于，還包括通過第一 類型半導體摻雜和第二類型半導體摻雜在相鄰區域之間交叉進行而形成 的全耗盡層區域，所述全耗盡層區域位于所述焊盤金屬層的正下方、并 形成于半導體襯底的上表層；

其中，所述焊盤金屬層形成于互連結構層中且所述半導體襯底位于 互連結構層之下。

2.根據權利要求1所述的接觸焊盤，其特征在于，所述全耗盡層區 域在平行于半導體襯底上表面的截面的面積大于或等于焊盤金屬層在平 行于半導體襯底上表面的截面的面積。

3.根據權利要求1所述的接觸焊盤，其特征在于，所述焊盤金屬層 是兩層或兩層以上，所述焊盤金屬層包括用于連接不同焊盤金屬層的多 個孔洞。

4.根據權利要求1所述的接觸焊盤，其特征在于，所述第一類型為 N型，所述第二類型為P型。

5.根據權利要求4所述的接觸焊盤，其特征在于，所述全耗盡層區 域包括N型摻雜區域和P型摻雜區域，所述N型摻雜區域的N型摻雜濃 度與P型摻雜區域的P型摻雜濃度相互匹配，使所述N型摻雜區域和P 型摻雜區域都形成全耗盡。

6.根據權利要求5所述的接觸焊盤，其特征在于，所述N型摻雜區 域在平行于半導體襯底上表面的截面圖形為正方形，所述P型摻雜區域 在平行于半導體襯底上表面的截面圖形為正方形，每個N型摻雜區域四 周為P型摻雜區域，每個P型摻雜區域四周為N型摻雜區域。

7.根據權利要求5所述的接觸焊盤，其特征在于，所述N型摻雜區 域在平行于半導體襯底上表面的截面圖形為長方形，所述P型摻雜區域 在半導體襯底上表面的截面圖形為長方形。

8.根據權利要求1所述的接觸焊盤，其特征在于，全耗盡層區域在 垂直于半導體襯底上表面方向的厚度范圍為0.2μm至2μm。

9.根據權利要求1所述的接觸焊盤，其特征在于，所述摻雜通過離 子注入實現。

10.根據權利要求1所述的接觸焊盤，其特征在于，所述接觸焊盤 還包括形成于半導體襯底之中的淺溝槽隔離層，所述淺溝槽隔離層相鄰位 于耗盡層區域之上。

11.根據權利要求10所述的接觸焊盤，其特征在于，所述淺溝槽隔 離層和耗盡層區域在平行于半導體襯底上表面的截面的形狀大小相同。

12.一種制備如權利要求1所述接觸焊盤的方法，其特征在于，包 括以下步驟：

(1)提供半導體襯底，在所述半導體襯底的上表層的第一區域上進 行第一類型半導體摻雜，在所述半導體襯底的上表層的第二區域上進行第 二類型半導體摻雜，其中，第二區域與所述第一區域相互相鄰交叉分布， 使第二區域與第一區域共同形成全耗盡層區域；

(2)在所述全耗盡層區域的正上方構圖制備焊盤金屬層，其中，所 述焊盤金屬層形成于互連結構層中且所述半導體襯底位于互連結構層之 下。

13.根據權利要求12所述的方法，其特征在于，所述步驟(2)通 過以下步驟實現：

(2a)在所述半導體襯底上構造互連結構層時，在預定的某一金屬 層中構圖形成第二層焊盤金屬層；

(2b)在所述第二層焊盤金屬層上形成第一層焊盤金屬層以及若干 個用于連接第二層焊盤金屬層和第一層焊盤金屬層的孔洞。

14.根據權利要求12所述的方法，其特征在于，所述摻雜是通過離 子注入實現。

15.根據權利要求12所述的方法，其特征在于，所述第一類型半導 體摻雜和在半導體襯底的有源器件區上形成MOS器件時的第一類型半 導體摻雜同步進行，所述第二類型半導體摻雜和半導體襯底的有源器件區 上形成MOS器件時的第二類型半導體摻雜同步進行。

16.根據權利要求12或15所述的方法，其特征在于，所述第一類 型為N型，所述第二類型為P型。

17.根據權利要求12所述的方法，其特征在于，所述全耗盡層區域 在平行于半導體襯底上表面的截面的面積大于或等于焊盤金屬層在平行 于半導體襯底上表面的截面的面積。