[發明專利]一種刻蝕方法及雙重深度溝槽形成方法

有效

• 申請號: 200910046895.1
• 申請日: 2009-03-02
• 公開（公告）號: CN101826458A
• 公開（公告）日: 2010-09-08
• 發明（設計）人: 羅飛;鄒立
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司
• 主分類號: H01L21/3105
• 分類號: H01L21/3105;H01L21/311;H01L21/265;H01L21/762;H01L27/146
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 李麗

技術領域

本發明涉及半導體制造領域，特別涉及一種刻蝕方法及雙重深度溝槽形 成方法。

背景技術

目前電荷耦合器件(charge?coupled?device，CCD)是主要的實用化固態圖 像傳感器件，具有讀取噪聲低、動態范圍大、響應靈敏度高等優點，但是CCD 同時具有難以與主流的互補金屬氧化物半導體(Complementary-Metal- Oxide-Semiconductor，CMOS)技術相兼容的缺點，即以電荷耦合器件為基 礎的圖像傳感器難以實現單芯片一體化。而CMOS圖像傳感器(CMOS?Image sensor，CIS)由于采用了相同的CMOS技術，可以將像素陣列與外圍電路集 成在同一芯片上，與電荷耦合器件相比，CMOS圖像傳感器具有體積小、重量 輕、功耗低、編程方便、易于控制以及平均成本低的優點。

通常，在公開號為US2008/0265295A1的美國專利中可以發現現有圖像傳 感器的工藝。CMOS圖像傳感器包括像素單元陣列，如圖1所示，每個像素單 元通常包括有光電二極管有源區a11，晶體管有源區a13，以及位于光電二極管 有源區和晶體管有源區之間的淺溝道隔離區a12。光電二極管有源區a11和與所 述光電二極管有源區a11相對應的總的晶體管有源區(一般由3或4個晶體管組 成)的面積比定義為填充因子，所述填充因子為衡量CMOS圖像傳感器圖像質 量的最重要因素之一。

發明人發現在整個像素單元陣列總面積和晶體管有源區a13面積都無法 改變的基礎上，為了提高CMOS圖像傳感器填充因子，唯一的解決途徑只有縮 小隔離區的間隔來增大光電二極管有源區a11面積。在現有的工藝基礎下，縮 小隔離區的間隔會導致提高溝槽的縱橫比(Aspect?ratio，A/R)或者減少溝槽 的深度，而提高溝槽的縱橫比使得后續的淺溝道隔離(shallow?trench?isolation， STI)溝道填充工藝出現空隙的問題，器件制造良率降低；減少溝槽的深度會 影響外圍電路工作，導致器件失效。

發明內容

本發明解決的問題是提供一種刻蝕方法和雙重深度溝槽形成方法，能夠 有效地提高CMOS圖像傳感器圖像質量。

為解決上述問題，本發明首先提供一種刻蝕方法，提供包括第一區域和 第二區域的半導體襯底，所述半導體襯底上形成有介質層；對所述介質層進 行處理，使得所述第一區域內的介質層刻蝕率低于第二區域內的介質層的刻 蝕率；刻蝕介質層和半導體襯底形成第一開口和第二開口，第一開口位于第 一區域，第二開口位于第二區域，所述第一開口的深度小于第二開口的深度。

本發明還提供一種雙重深度溝槽形成方法，提供半導體襯底，所述半導 體襯底依次包括硅襯底和介質層，所述半導體襯底包括第一區域和第二區域； 在所述第一區域的介質層內形成離子注入層；刻蝕介質層和硅襯底形成第一 溝槽和第二溝槽，所述第一溝槽的深度小于第二溝槽的深度。

與現有技術相比，本發明具有以下優點：通過對所述介質層進行處理， 使得所述第一區域內的介質層刻蝕率低于第二區域內的介質層的刻蝕率；刻 蝕介質層和半導體襯底形成第一開口和第二開口，第一開口位于第一區域， 第二開口位于第二區域，所述第一開口的深度小于第二開口的深度。和在所 述第一區域的介質層內形成離子注入層；刻蝕介質層和硅襯底形成第一溝槽 和第二溝槽，所述第一溝槽的深度小于第二溝槽的深度。能夠在實際制造 CMOS圖像傳感器過程，在像素有源隔離區域和外圍有源隔離區域形成不同 深度的溝槽，也就是說，在像素有源隔離區域形成深度較淺的溝槽，形成比 較低的縱橫比，有效增大光電二極管有源區面積，而不會給后續工藝步驟增 加難度，有效地提高CMOS圖像傳感器填充因子并且而且不會影響像素陣列 電路的正常工作。在外圍有源隔離區域形成深度較大的溝槽，能夠滿足正常 外圍電路工作要求，提高了器件良率。

附圖說明

圖1是CMOS圖像傳感器的像素單元陣列掃描電鏡圖片；

圖2是本發明雙重深度溝槽形成方法的實施方式的流程圖；

圖3至圖11是本發明雙重深度溝槽形成方法的實施例的示意圖；

圖12是本發明刻蝕方法的實施方式的流程圖；

圖13至圖20是本發明刻蝕方法的實施例的示意圖。

具體實施方式

第一實施方式