[發(fā)明專利]控制側墻形成的方法無效
| 申請?zhí)枺?/td> | 200910046891.3 | 申請日: | 2009-03-02 |
| 公開(公告)號: | CN101826461A | 公開(公告)日: | 2010-09-08 |
| 發(fā)明(設計)人: | 丁鐘 | 申請(專利權)人: | 中芯國際集成電路制造(上海)有限公司 |
| 主分類號: | H01L21/311 | 分類號: | H01L21/311;H01L21/336 |
| 代理公司: | 北京德琦知識產(chǎn)權代理有限公司 11018 | 代理人: | 王一斌;王琦 |
| 地址: | 201203 *** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 控制 形成 方法 | ||
技術領域
本發(fā)明涉及半導體制造技術領域,尤指一種控制側墻形成的方法。
背景技術
圖1a~圖1d是現(xiàn)有側墻形成的工藝示意圖。
如圖1a所示,圖1a是進入刻蝕機臺前的刻蝕結構,包括:提供半導體襯底100,半導體襯底100可以為硅或者絕緣體上硅(SOI)。在半導體襯底中形成隔離結構101,隔離結構101為淺溝槽隔離(STI)結構或者局部氧化硅(LOCOS)隔離結構。在半導體襯底100中還形成有各種阱(well)結構與襯底表面的柵極溝道層。一般來說,形成阱(well)結構的離子摻雜導電類型與柵極溝道層離子摻雜導電類型相同,但是濃度較柵極溝道層低,離子注入的深度泛圍較廣,同時需達到大于隔離結構101的深度。為了簡化,圖1a~圖1d中僅示出一空白半導體襯底100圖示。
接著,在半導體襯底100上依次形成柵介質(zhì)層102與多晶硅柵103,柵介質(zhì)層102與多晶硅柵103構成柵極結構。之后,進行氧化步驟,在多晶硅柵104外圍形成氧化硅層104以便保護多晶硅柵103的邊緣。
然后,在半導體襯底100上以及氧化硅層104上形成第一氧化硅層105、第一氮化硅層106以及第二氧化硅層107。這種結構也稱為氧化的氮化氧化硅(ONO)結構。
如圖1b所示,對圖1a所示結構刻蝕第二氧化硅層107后,留下未被刻蝕掉的位于側面的氧化硅殘留物107′。
如圖1c所示,對圖1b所示結構刻蝕第一氮化硅層106后,留下被氧化硅殘留物107′遮擋住的“L”型的側墻(Spacer)106′。
如圖1d所示,最后移除氧化硅后,留下側墻106′和襯層氧化硅層殘留物105′,其外形也是“L”型。圖1d是經(jīng)過刻蝕機臺后形成側墻的結構。
在后續(xù)離子注入等工藝時,側墻起到一種隔離的效果,以避免柵和源、漏極短接,實現(xiàn)保護柵氧的功能。從圖1a~圖1d所示的側墻形成過程可以看出,對第二氧化硅層107的刻蝕條件,決定了側墻106′的特征尺寸(CD),比如刻蝕時間過長,有可能對第二氧化硅層107進行了過刻蝕,使得側墻106′過小,無疑會影響其隔離效果,從而造成柵和源、漏極的短接,不能實現(xiàn)保護柵氧的功能。
側墻的CD受到諸多因素的影響,比如柵極外形、薄膜沉積特性、刻蝕機臺的穩(wěn)定性等。目前沒有具體的控制方法。
發(fā)明內(nèi)容
有鑒于此,本發(fā)明的主要目的在于提供一種控制側墻形成的方法,能夠保證側墻刻蝕的穩(wěn)定性。
為達到上述目的,本發(fā)明的技術方案具體是這樣實現(xiàn)的:
一種控制側墻形成的方法,包括:
刻蝕前,測量刻蝕結構,對刻蝕結構進行刻蝕,并測量刻蝕后的結構;
比較刻蝕前后的特征參數(shù),獲取刻蝕參數(shù)。
采用光學線寬測量技術測量所述刻蝕結構和刻蝕后的結構。
所述刻蝕結構中包括有氧化的氮化氧化硅ONO結構。
所述測量刻蝕結構得到的特征參數(shù)包括ONO結構中第一氧化硅層的側面寬度,ONO結構中第一氮化硅層的側面寬度。
所述測量刻蝕后的結構得到的特征參數(shù)包括刻蝕ONO結構后得到的側墻的側面寬度,襯層氧化硅層殘留物的側面寬度。
所述獲取刻蝕參數(shù)的方法為:
刻蝕參數(shù)EtchParameter=((PreThk-DataTarget-Bvalue)*STEP_BIAS)/LossRate,其中,LossRate=(PreThk-PostThk-ModifiedValue)*coefficient/EtchParameter;
PreThk為刻蝕前測量得到的某特征參數(shù),PostThk為刻蝕后測量得到的對應特征參數(shù),DataTarget為目標特征參數(shù);Bvalue為修正經(jīng)驗值,STEP_BIAS為系數(shù),LossRate為刻蝕率范圍;ModifiedValue為修正經(jīng)驗值,coefficient為系數(shù)。
所述獲取刻蝕參數(shù)的方法為:
刻蝕參數(shù)EtchParameter=((DataTarget-Bvalue)*STEP_BIAS)/LossRate,其中,LossRate=(PreThk-PostThk-ModifiedValue)*coefficient/EtchParameter;
PreThk為刻蝕前測量得到的某特征參數(shù),PostThk為刻蝕后測量得到的對應特征參數(shù),DataTarget為目標特征參數(shù);Bvalue為修正經(jīng)驗值,STEP_BIAS為系數(shù),LossRate為刻蝕率范圍;ModifiedValue為修正經(jīng)驗值,coefficient為系數(shù)。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中芯國際集成電路制造(上海)有限公司,未經(jīng)中芯國際集成電路制造(上海)有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業(yè)授權和技術合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200910046891.3/2.html,轉載請聲明來源鉆瓜專利網(wǎng)。
- 上一篇:無核心封裝基板及其制造方法
- 下一篇:平面熒光燈
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





