[發明專利]制造分離柵級存儲器浮柵的方法

有效

• 申請號: 200910046775.1
• 申請日: 2009-02-27
• 公開（公告）號: CN101819929A
• 公開（公告）日: 2010-09-01
• 發明（設計）人: 王友臻;周儒領;洪中山;何其旸;黃淇生;詹奕鵬
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司
• 主分類號: H01L21/283
• 分類號: H01L21/283;H01L21/762;H01L21/8247;H01L29/788;H01L29/423
• 代理公司: 北京德琦知識產權代理有限公司 11018
• 代理人: 謝安昆;宋志強

技術領域

本發明涉及半導體集成電路制造技術領域，特別涉及一種制造分離柵極存儲器浮柵(Floating?Gate，FG)的方法。?

背景技術

隨著閃存(flash?memory)的尺寸不斷縮小，自對準工藝(Self-aligned-Process，SAP)由于可以實現浮柵與淺溝槽隔離(ShallowTrench?Isolation，STI)之間良好的自對準性能，因此被廣泛應用于閃存的存儲單元制造過程中。?

圖1示出了現有技術的70納米分離柵極(Split-Gate)存儲器存的數據存儲單元(bit-cell)的制造過程中，晶片典型結構剖面的變化示意圖。初始晶片為硅基底，其上表面沉積厚度為110埃(A)的氧化硅薄膜，在氧化硅薄膜上再沉積一層氮化硅薄膜。通過STI光刻(STI-ET)和氮化硅酸槽蝕刻(FG?etch-back)過程在晶片上定義出圖形，取晶片中具有典型結構單元的片段剖面如圖1中的1A所示。該剖面包括硅基底101、氧化硅薄膜102和氮化硅薄膜103，硅基底101上具有光刻形成的溝槽結構。其中溝槽上口的寬度為700A，氮化硅的寬度為800A。然后對晶片進行STI沉積(STI-DEP)處理，實際就是在所述溝槽中沉積氧化硅，新沉積的氧化硅與原先的氧化硅薄膜102是相同的物質，因此不再區分，統一稱為填充氧化硅104。再經過STI平坦化(STI-CMP)過程處理后得到如1B所示剖面。接著進行移除氮化硅的處理，得到如1C所示剖面。原先氮化硅所在的位置形成了空位。然后進行FG沉積過程，在所述空位處沉積多晶硅105，得到如1D所示剖面。最后再進行FG平坦化(FG-CMP)處理過程使多晶硅分離，得到最終薄層?多晶硅FG形成FG?105。由于FG所處位置恰好為光刻后留下的氮化硅的位置，這就被稱為自對準效應。由此表明FG厚度的均一性緊密取決于氮化硅厚度的均勻性。?

在70納米分離柵極存儲器的制造工藝中，為了保證最終的數據存儲單元具有良好的電性均一性，要求同一塊晶片上所有FG厚度幾乎完全一致，也就是說FG厚度的誤差必須控制在極小范圍內，目前工藝所能達到的FG厚度取值范圍為300±100A。現有技術中雖然對數據存儲單元制造過程的各個步驟采取了很多優化改進的措施，但仍然難以控制FG的厚度均一性。?

發明內容

有鑒于此，本發明提出一種制造分離柵極存儲器浮柵的方法，能夠很好地控制浮柵厚度，使其達到預設的取值范圍。該方法包括如下步驟：?

在單晶硅晶片表面沉積第一氧化硅薄膜；?

在所述第一氧化硅薄膜的上表面沉積氮化硅薄膜，所述氮化硅薄膜的厚度大于所需浮柵的厚度；?

在所述氮化硅薄膜的上表面沉積第二氧化硅薄膜；?

對所述晶片依次進行淺溝槽隔離STI光刻、STI沉積、STI平坦化、移除氮化硅、浮柵多晶硅沉積和浮柵平坦化處理。?

所述在所述氮化硅薄膜的上表面沉積的第二氧化硅薄膜的厚度的取值范圍為150埃至250埃。?

所述在所述第一氧化硅薄膜的上表面沉積的氮化硅薄膜的厚度的取值范圍為1000埃至1250埃。?

所述浮柵平坦化處理后得到的浮柵厚度的取值范圍為300±60埃。?

從以上技術方案可以看出，在氮化硅薄膜上表面再沉積第二氧化硅薄膜，第二氧化硅薄膜可以在STI光刻和氮化硅酸槽蝕刻(SIN?pull-back)過程中起到阻止氮化硅在垂直方向上的損失的作用，而STI光刻是導致氮化硅厚度均一性損失的最主要因素，第二氧化硅薄膜的存在可以杜絕這種損失，?使得STI光刻后氮化硅可以完美保持沉積時的厚度均一性3％，相比原有工藝～10％，這樣氮化硅厚度均一性得到良好控制，就可以使最終FG厚度處于理想的范圍內。?

附圖說明

圖1為現有技術的70納米-分離柵極存儲器的數據存儲單元的制造過程中晶片典型結構剖面的變化示意圖；?

圖2為為本發明實施例的70納米分離柵極存儲器的制造工藝中，從STI光刻前到STI平坦化之后的晶片典型結構剖面的變化示意圖。?

具體實施方式