[發(fā)明專利]測(cè)試晶片的方法及測(cè)試結(jié)構(gòu)

有效

• 申請(qǐng)?zhí)枺?/td>: 200910046706.0
• 申請(qǐng)日: 2009-02-26
• 公開（公告）號(hào): CN101819940A
• 公開（公告）日: 2010-09-01
• 發(fā)明（設(shè)計(jì)）人: 黃艷
• 申請(qǐng)（專利權(quán)）人: 中芯國(guó)際集成電路制造(上海)有限公司
• 主分類號(hào): H01L21/66
• 分類號(hào): H01L21/66;H01L21/60;H01L23/544;G01R31/28
• 代理公司: 北京德琦知識(shí)產(chǎn)權(quán)代理有限公司 11018
• 代理人: 王一斌;王琦

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，特別涉及一種測(cè)試晶片的方法及測(cè)試結(jié)構(gòu)。?

背景技術(shù)

集成電路已經(jīng)從單個(gè)硅晶片上制備的少數(shù)互連器件發(fā)展成為數(shù)以百萬計(jì)的器件，當(dāng)前集成電路提供的性能和復(fù)雜度遠(yuǎn)遠(yuǎn)超過了當(dāng)初的預(yù)想。為了在復(fù)雜度和電路密度，即在給定的晶片面積上能夠封裝的器件數(shù)目方面取得進(jìn)步，最小器件的特征尺寸(又被稱為器件“幾何圖形”)伴隨每一代集成電路的發(fā)展而變得更小。?

晶片的電性特性及在晶片上形成的器件，如靜態(tài)存儲(chǔ)器(SRAM)的特征尺寸會(huì)影響最終制成器件的性能。因此，在制程中，需要對(duì)晶片進(jìn)行電性特性測(cè)試，以檢測(cè)和淘汰不合格的晶片。?

以晶片形成的器件為SRAM為例，說明現(xiàn)有是如何測(cè)試晶片的。圖1為現(xiàn)有的晶片測(cè)試結(jié)構(gòu)示意圖，該測(cè)試結(jié)構(gòu)主要由模仿晶片特性的模擬晶片1、金屬引線2及晶片3組成。其中，模擬晶片1匹配于晶片3并被設(shè)置在SRAM芯片上，其通過金屬引線2接觸晶片3上的兩個(gè)接點(diǎn)墊(PAD)而構(gòu)成電性接觸，進(jìn)行測(cè)試信號(hào)交互，獲取晶片3的電性測(cè)試結(jié)果。?

從圖1可以看出，由于模擬晶片1和要測(cè)試晶片3的兩個(gè)PAD之間存在距離，所以需要通過金屬線2連接并進(jìn)行電性接觸，金屬線2以及模擬晶片1的周圍介質(zhì)為空氣。采用這種方式得到的晶片3的電性測(cè)試結(jié)果不準(zhǔn)確。?

發(fā)明內(nèi)容

有鑒于此，本發(fā)明提供一種測(cè)試晶片的方法，采用該方法測(cè)試晶片，得到的晶片測(cè)試結(jié)果準(zhǔn)確。

本發(fā)明還提供一種測(cè)試晶片的測(cè)試結(jié)構(gòu)，該測(cè)試結(jié)構(gòu)保證測(cè)試晶片時(shí)，得到的晶片測(cè)試結(jié)果準(zhǔn)確。?

為達(dá)到上述目的，本發(fā)明實(shí)施例的技術(shù)方案具體是這樣實(shí)現(xiàn)的：?

一種測(cè)試晶片的方法，包括模擬晶片、要測(cè)試晶片及電連接模擬晶片和要測(cè)試晶片的兩個(gè)接點(diǎn)的金屬引線，使模擬晶片和要測(cè)試晶片進(jìn)行測(cè)試信號(hào)交互，得到要測(cè)試晶片的測(cè)試結(jié)果，該方法還包括：?

對(duì)要測(cè)試晶片測(cè)試之前，在所述金屬引線及模擬晶片周圍設(shè)置多條金屬線。?

所述多條金屬線分為兩個(gè)部分，一部分平行于所述金屬引線并等距離設(shè)置，另一部分垂直于所述金屬引線并等距離設(shè)置。?

所述等距離為2μm。?

所述多條金屬線距離所述要測(cè)試晶片的兩個(gè)接點(diǎn)分別為10μm。?

所述測(cè)試晶片為靜態(tài)存儲(chǔ)器。?

一種測(cè)試晶片的測(cè)試結(jié)構(gòu)，包括模擬晶片、要測(cè)試晶片及電連接模擬晶片和要測(cè)試晶片的兩個(gè)接點(diǎn)的金屬引線，該測(cè)試結(jié)構(gòu)還包括：?

位于所述金屬引線及模擬晶片周圍的多條金屬線。?

所述多條金屬線分為兩個(gè)部分，一部分平行于所述金屬引線并等距離設(shè)置，另一部分垂直于所述金屬引線并等距離設(shè)置。?

所述等距離為2μm。?

所述多條金屬線距離所述要測(cè)試晶片的兩個(gè)接點(diǎn)分別為10μm。?

由上述技術(shù)方案可見，本發(fā)明在對(duì)晶片測(cè)試時(shí)，將用于連接模擬晶片和要測(cè)試晶片的兩個(gè)PAD的金屬引線以及模擬晶片周圍設(shè)置多條金屬線，由于晶片在實(shí)際工作時(shí)，周圍的環(huán)境就是電介質(zhì)的環(huán)境，所以本發(fā)明提供的測(cè)試方法及測(cè)試結(jié)構(gòu)保證了得到的晶片測(cè)試結(jié)果準(zhǔn)確。?

附圖說明

圖1為現(xiàn)有的晶片測(cè)試結(jié)構(gòu)示意圖；?

圖2為本發(fā)明的晶片測(cè)試結(jié)構(gòu)示意圖；?

圖3為SRAM芯片俯視圖；?

圖4為現(xiàn)有技術(shù)和本發(fā)明測(cè)試晶片得到的Vtsat測(cè)試值范圍的對(duì)比示意圖；?

圖5為現(xiàn)有技術(shù)和本發(fā)明測(cè)試晶片得到的Vtlin測(cè)試值范圍的對(duì)比示意圖；?

圖6為現(xiàn)有技術(shù)和本發(fā)明測(cè)試晶片得到的Idsat測(cè)試值范圍的對(duì)比示意圖。?

具體實(shí)施方式

為使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下參照附圖并舉實(shí)施例，對(duì)本發(fā)明作進(jìn)一步詳細(xì)說明。?

圖1所示的測(cè)試結(jié)構(gòu)在測(cè)試晶片時(shí)，得到的晶片測(cè)試結(jié)果不準(zhǔn)確的原因是因?yàn)樵摐y(cè)試結(jié)構(gòu)并沒有真正模擬晶片在實(shí)際工作時(shí)的環(huán)境，所以導(dǎo)致測(cè)試得到的晶片測(cè)試結(jié)果不準(zhǔn)確。?

晶片在實(shí)際工作過程中，周圍的環(huán)境為電介質(zhì)，所以為了得到晶片準(zhǔn)確的測(cè)試結(jié)果，需要模擬電介質(zhì)的工作環(huán)境。因此，本發(fā)明設(shè)置的測(cè)試結(jié)構(gòu)，將用于連接模擬晶片和要測(cè)試晶片的兩個(gè)PAD的金屬引線以及模擬晶片周圍設(shè)置多條金屬線，使測(cè)試晶片在測(cè)試時(shí)交互的測(cè)試信號(hào)處于電介質(zhì)環(huán)境中，而不像現(xiàn)有技術(shù)那樣處于空氣介質(zhì)中，這樣，進(jìn)行測(cè)試后就可以得到晶片準(zhǔn)確的測(cè)試結(jié)果。?