[發明專利]柵氧化層失效分析方法及所用測試結構

有效

• 申請號: 200910046145.4
• 申請日: 2009-02-12
• 公開（公告）號: CN101807535A
• 公開（公告）日: 2010-08-18
• 發明（設計）人: 郭強;王玉科;龔斌
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司
• 主分類號: H01L21/66
• 分類號: H01L21/66;H01L29/78
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 屈蘅;李時云

技術領域

本發明涉及半導體器件的制造領域，尤其涉及用于柵氧化層失效分析的 測試結構及柵氧化層失效分析方法。

背景技術

隨著集成電路的尺寸越來越小，半導體器件的柵氧化層的品質以及可靠 性變的越來越重要。但是，由于半導體器件尺寸的減小，如何定位柵氧化層 上存在的微小缺陷并理解其失效機理變的越來越困難。

目前，集成電路制造領域主要采用發光顯微鏡(Photo?Emission Microscopy，PEM)來定位半導體器件的失效點。對半導體器件的柵氧化層施 加偏置電壓，當半導體器件上存在失效點時，失效點會產生大量光發射，發 光顯微鏡可以檢測到這些光發射，形成發光點的圖像。所述的失效點比如柵 氧化層上存在的缺陷點，存在漏電的點等。

如圖1所示，為現有的含有柵氧化層的半導體器件的結構示意圖，其中， 1為器件的有源區，2為器件的柵極區域，通常為多晶硅，1和2交疊的區域為 柵氧化層所在區域。通常，用PEM定位柵氧化層上失效點的方法包括：首先， 對失效器件加偏置電壓，并通過光探測器(Detector)捕捉半導體器件的柵氧 化層的失效點上產生的發光點，并將所述發光點的位置顯示在影像系統上， 所述光探測器例如為電荷耦合器件(CCD)或者MCT(HgCdTe)探測器；其 次，將光探測器捕捉到的發光點位置與通過光顯微鏡(Optical?Microscopy) 觀測到的半導體器件的影像作疊圖(overlay)，即可確定半導體器件上失效點的 位置。

由于需要把兩次成像(發光點的像，與物理圖像)的圖做疊圖處理(疊 圖的目的是將發光點的像，對應到實際的失效點的物理位置)，疊圖的精確性 受兩次成像的成像部件本身的標度(Calibration)的精確性限制，因此，在做 疊圖處理后，獲取的柵氧化層上失效點的位置與實際失效點的位置不同，存 在幾微米的誤差，導致無法準確的獲取失效點，也就無法準確分析產生失效 點的根本原因。如圖2所示，即為實際工藝中在定位柵氧化層上失效位置時產 生偏差的結構示意圖，3為通過光探測器(Detector)捕捉到的半導體器件的 柵氧化層的失效點所產生的發光點的位置，4為疊圖處理后獲取的柵氧化層的 失效點的位置，從圖中可以看出，存在較大的誤差。隨著半導體器件的尺寸 越來越小，需要準確定位柵氧化層上失效點的位置，這種誤差不能滿足工藝 可靠性設計以及良率的需要。

發明內容

本發明所要解決的技術問題是提供一種用于柵氧化層失效分析的測試結 構，以準確的定位半導體器件的柵氧化層上的失效點。

為解決上述問題，本發明提供一種用于柵氧化層失效分析的測試結構， 包括含有柵氧化層的待測半導體器件，以及位于所述待測半導體器件外圍的 在施加偏置電壓后能產生光發射的至少1個半導體器件。

可選的，所述至少1個半導體器件為MOS晶體管或者PN結。可選的， 所述至少1個半導體器件為3個。可選的，所述至少1個半導體器件位于同 一平面內。可選的，所述至少1個半導體器件設置在所述半導體器件外圍的 切割道上。

本發明還提供一種柵氧化層失效分析方法，包括：在含有柵氧化層的待 測半導體器件外圍設置在施加偏置電壓后能產生光發射的至少1個半導體器 件；

對所述至少1個半導體器件施加偏置電壓，捕捉其產生的發光點；

對含有柵氧化層的待測半導體器件施加偏置電壓，捕捉柵氧化層的失效 點上產生的發光點；

計算柵氧化層的失效點上產生的發光點與至少1個半導體器件產生的發 光點的相對位置；

根據所述至少1個半導體器件的實際物理位置和計算得到的柵氧化層的 失效點上產生的發光點與至少1個半導體器件產生的發光點的相對位置定位 柵氧化層的失效點的實際物理位置。

可選的，所述至少1個半導體器件為MOS晶體管或者PN結。可選的， 所述至少1個半導體器件設置在所述半導體器件外圍的切割道上。

與現有技術相比，本發明具有下列優點：