[發(fā)明專利]全數(shù)字脈寬控制電路

有效

• 申請?zhí)枺?/td>: 200910045945.4
• 申請日: 2009-01-22
• 公開（公告）號: CN101789774A
• 公開（公告）日: 2010-07-28
• 發(fā)明（設(shè)計）人: 魯雪晴;鄭佳鵬;李偉;林慶龍;歐陽雄
• 申請（專利權(quán)）人: 中芯國際集成電路制造(上海)有限公司
• 主分類號: H03K7/08
• 分類號: H03K7/08;H03K5/13
• 代理公司: 上海思微知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31237
• 代理人: 屈蘅;李時云

1.一種全數(shù)字脈寬控制電路，包括脈沖產(chǎn)生器，信號合成單元，其特征在 于，在所述脈沖產(chǎn)生器和信號合成單元之間連接有延遲控制單元和匹配延遲單 元，其中，

延遲控制單元用以對所述脈沖產(chǎn)生器輸入的參考信號進(jìn)行延遲并選擇延遲 的信號輸出給所述信號合成單元，所述延遲控制單元包括：

粗延遲單元用以對輸入的參考信號進(jìn)行延遲，產(chǎn)生系列延遲信號，所 述系列延遲信號由不同個數(shù)的單位粗延遲信號組成；

周期檢測單元用以對所述粗延遲單元產(chǎn)生的系列延遲信號對參考信號 進(jìn)行采樣，并對采樣所得到的結(jié)果序列進(jìn)行編碼，得出參考信號的周期與 單位粗延遲信號的比例關(guān)系值；

乘法單元用以將所述周期值與一期望的占空比值相乘，得到所需要的 延遲單元數(shù)；

第一選擇器用以根據(jù)乘法單元的結(jié)果從所述系列延遲信號中選擇相應(yīng) 的粗延遲輸出；

精延遲單元用以根據(jù)所述乘法單元的結(jié)果對第一選擇器輸出的粗延遲 輸出信號進(jìn)行進(jìn)一步的精延遲輸出；

匹配延遲單元用以對所述延遲控制單元內(nèi)產(chǎn)生的延遲進(jìn)行補(bǔ)償并輸出給所 述信號合成單元。

2.如權(quán)利要求1所述的全數(shù)字脈寬控制電路，其特征在于：所述精延遲單 元包括第一反相器、第二反相器、若干并聯(lián)的開關(guān)電容單元，其中，

所述第一反相器和所述第二反相器串聯(lián)，第一反相器的另一端與所述第 一選擇器的輸出端連接；

所述開關(guān)電容單元由MOS電容和MOS晶體管組成，所述MOS電容一端連 接在所述第一反相器和第二反相器之間的連線上，另一端與所述MOS晶體管的 漏極連接；

所述MOS晶體管的柵極連接至所述乘法單元的輸出端，源極接地。

3.如權(quán)利要求2所述的全數(shù)字脈寬控制電路，其特征在于：所述的MOS電 容和MOS晶體管為P型或者N型。

4.如權(quán)利要求1所述的全數(shù)字脈寬控制電路，其特征在于：在所述信號合 成單元與所述匹配延遲單元之間還設(shè)置有第二選擇器，所述第二選擇器的輸入 端分別與所述匹配延遲單元的輸出端和精延遲單元的輸出端連接，所述第二選 擇器的輸出端與所述信號合成單元的第一輸入端連接；

在所述信號合成單元與所述精延遲單元之間還設(shè)置有第三選擇器，所述 第三選擇器的輸入端分別與所述匹配延遲單元的輸出端和精延遲單元的輸出端 連接，所述第三選擇器的輸出端與所述信號合成單元的第二輸入端連接，

所述第二選擇器和第三選擇器的控制端連接外部控制信號，對所述第二 選擇器和第三選擇器的輸入進(jìn)行選擇。

5.如權(quán)利要求4所述的全數(shù)字脈寬控制電路，其特征在于：所述信號合成 單元為鎖存器。

6.如權(quán)利要求5所述的全數(shù)字脈寬控制電路，其特征在于：所述鎖存器為 SR型鎖存器。

7.如權(quán)利要求4所述的全數(shù)字脈寬控制電路，其特征在于：所述信號合成 單元包括二選一多路選擇器和觸發(fā)器，其中，

所述二選一多路選擇器的第一輸入端與所述第二選擇器的輸出端連接， 第二輸入端與所述第三選擇器的輸出端連接，所述二選一多路選擇器的輸出端 與觸發(fā)器的時鐘輸入端連接，控制端與所述觸發(fā)器的輸出端連接；

所述觸發(fā)器的信號輸入端與互補(bǔ)輸出端連接。

8.權(quán)利要求7所述的全數(shù)字脈寬控制電路，其特征在于：所述觸發(fā)器為單 相時鐘邊沿觸發(fā)器。

9.如權(quán)利要求1所述的全數(shù)字脈寬控制電路，其特征在于：所述第一選擇 器為多路選擇器。

10.如權(quán)利要求4所述的全數(shù)字脈寬控制電路，其特征在于：所述第二選 擇器和第三選擇器為二選一多路選擇器。