[發明專利]電壓轉換電路

有效

• 申請號: 200910045896.4
• 申請日: 2009-01-23
• 公開（公告）號: CN101789691A
• 公開（公告）日: 2010-07-28
• 發明（設計）人: 歐陽雄;李智
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司
• 主分類號: H02M3/135
• 分類號: H02M3/135;H03K19/0175
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 李麗

技術領域

本發明涉及集成電路設計，特別是涉及一種電壓轉換電路。

背景技術

一般來說，核心邏輯器件和輸入/輸出器件在不同的工作電源下進行工作。 以0.13微米工藝為例，核心邏輯器件通常采用1.2伏的工作電壓，而輸入/輸 出器件需要提供3.3伏的工作電壓。因此，將核心邏輯器件和輸入/輸出器件 連接并協同工作時，通常需要采用電壓轉換電路，對信號的工作電源電壓進 行轉換，也就是說，將信號的工作電源電壓從核心邏輯器件的較低電源電壓 轉換到輸入/輸出器件的較高電源電壓。

參考圖1，傳統的電壓轉換電路通常包括PMOS管101和102，NMOS 管103和104，以及反相器105。其中，PMOS管101和102的源極與電源電 壓V_ccH相連接，PMOS管101的漏極與PMOS管102的柵極、NMOS管103 的漏極相連接，PMOS管101的柵極與PMOS管102的的漏極、NMOS管104 的漏極相連接，并作為電壓轉換電路的輸出端，輸出轉換結果；NMOS管103 和104的源極相連接并接地，NMOS管103的柵極通過反相器105與NMOS 管103的柵極相連接并作為電壓轉換電路的輸入端。PMOS管101和102以 及NMOS管103和104為厚氧化層MOS管，每個MOS管的閾值電壓為0.7 伏，電源電壓V_ccH為3.3伏。

當輸入電壓大于NMOS管103的閾值電壓時，NMOS管103導通，節點 N1具有低電平，此時，當PMOS管102的柵源電壓大于PMOS管102的閾 值電壓時，PMOS管102導通，輸出電壓即為電源電壓V_ccH；而當輸入電壓小 于NMOS管103的閾值電壓時，NMOS管103截止，通過反相器105傳輸至 NMOS管104的電壓信號使NMOS管104導通，輸出低電平。

也就是說，輸出信號的邏輯關系取決于輸入信號的邏輯關系，當輸入信 號為高電平時，輸出也為高電平；當輸入信號為低電平時，輸出也為低電平。 不同的在于，所輸入的電壓信號為0-1.0伏，而輸出電壓信號的范圍在0-3.3 伏，因此實現了從較低電壓到較高電壓的轉換，且不改變原有信號的邏輯關 系。

然而，當輸入電壓較低時，傳統的電壓轉換電路無法提供足夠的驅動能 力以驅動高閾值器件。例如，由于在0.13微米工藝中，具有厚氧化層MOS 管的閾值電壓一般為0.6-0.8伏，當輸入電壓較低，例如為0.8伏，輸入電壓 并不足以使該MOS管導通，從而將導致電路無法工作。此外，由于采用具有 厚氧化層的MOS管，具有較高閾值，輸出信號的上升/下降沿相對于輸入信 號的上升/下降沿具有較大的延遲，因此傳統的電壓轉換電路無法在高速的條 件下進行工作。

為了使電壓轉換電路適于高閾值以及高速的工作條件，現有技術對電壓 轉換電路進行了研究，提出了例如零閾值等電路方案，然而大多數方案結構 太過復雜，不僅增加了系統實現的成本，也需要增加額外的工藝步驟。

此外，專利號為US6642769B1，名稱為“High?Speed?Voltage?Level?Shifter With?A?Low?Input?Voltage”的美國專利中還提供一種電路結構，采用了具有薄 氧化層的NMOS管對接收輸入信號，以提高輸出信號隨輸入信號變化的速度； 并且增加柵極與參考電壓V_ref相連的NMOS管對以實現對輸入信號的電壓轉 換。

但是，該方案通過分壓電路從較高電源電壓V_ccH與較低電源電壓V_ccL之間 獲取參考電壓V_ref，因此當所獲取的參考電壓V_ref接近較高電源電壓V_ccH或與輸 入信號之間具有較大差值時，將導致電路不正常工作。而且，該方案不僅增 加了分壓電路，還為了保護具有薄氧化層的NMOS不會被擊穿，增加了柵極 與較低電源電壓V_ccL的NMOS管對進行保護，從而增加了電路的復雜程度。 此外，由于增加了輸入端與輸出端之間的MOS管數量，輸出信號與輸入信號 之間的延時變大，無法適應高速的工作條件。

發明內容

本發明解決的技術問題是提供一種可實現高速工作的穩定的電壓轉換電 路。