[發(fā)明專利]一種基于FPGA的圖像處理系統(tǒng)

無效

• 申請?zhí)枺?/td>: 200910041680.0
• 申請日: 2009-08-05
• 公開（公告）號: CN101625754A
• 公開（公告）日: 2010-01-13
• 發(fā)明（設(shè)計(jì)）人: 黃以華;凌國俊;凌紫皓
• 申請（專利權(quán)）人: 黃以華
• 主分類號: G06T1/20
• 分類號: G06T1/20
• 代理公司: 廣州粵高專利商標(biāo)代理有限公司
• 代理人: 羅曉林

技術(shù)領(lǐng)域

本發(fā)明涉及一種圖像處理系統(tǒng)，具體地涉及一種基于FPGA芯片作為圖像處理器的圖像處理系統(tǒng)。

背景技術(shù)

目前幾種圖像處理的硬件實(shí)現(xiàn)方法：(1)專用標(biāo)準(zhǔn)電路(2)專用集成電路(3)數(shù)字信號處理器(4)現(xiàn)場可編程門陣列。

(1)專用標(biāo)準(zhǔn)電路(ASSP)

專用標(biāo)準(zhǔn)電路(ASSP)是通用的標(biāo)準(zhǔn)器件，當(dāng)圖像處理算法和標(biāo)準(zhǔn)有所改變或有新的算法和標(biāo)準(zhǔn)提出時(shí)，ASSP則顯得升級困難，難以快速地適應(yīng)技術(shù)的發(fā)展。同時(shí)，ASSP不允許產(chǎn)品的定制化，這樣使得開發(fā)者需要額外的硬件來定制自己的產(chǎn)品以體現(xiàn)產(chǎn)品的差異性，增加了成本，降低了性能。另外，采用ASSP后開發(fā)者無法擁有產(chǎn)品的全部知識產(chǎn)權(quán)。

(2)專用集成電路(ASIC)

專用集成電路是為某一具體應(yīng)用而專門設(shè)計(jì)的IC。與購買的現(xiàn)貨供應(yīng)的成品IC不同，ASIC能夠按照設(shè)計(jì)要求進(jìn)行設(shè)計(jì)和制造。它將根據(jù)用戶的要求或者產(chǎn)品的需求，將一些常用的信號處理算法(如FFT、卷積相關(guān)等)嵌入到芯片內(nèi)部，實(shí)現(xiàn)特定的功能。ASIC的產(chǎn)生是相對于通用數(shù)字集成電路來說的。隨著電路的規(guī)模變大，搭建的系統(tǒng)就很難針對用戶的特殊要求而改變。而ASIC的出現(xiàn)則是解決這一問題，它為了滿足現(xiàn)今部分電子通信產(chǎn)品的特殊性和速度性。當(dāng)一些圖像處理算法難以采用通用處理器和DSP滿足其速度要求時(shí)，則必須采用專用集成電路來實(shí)現(xiàn)。由此可見ASIC是眾多方案中算法實(shí)現(xiàn)最快的。但是由于ASIC的專用性，這使得它有以下缺點(diǎn)：開發(fā)周期長。設(shè)計(jì)從前端設(shè)計(jì)、驗(yàn)證到后端設(shè)計(jì)、最后成品，這需要一個(gè)較長的時(shí)間；成本昂貴。設(shè)計(jì)的前端需要用FPGA進(jìn)行原型驗(yàn)證，后端設(shè)計(jì)需要流片，而流片的價(jià)格則是相當(dāng)昂貴；缺乏設(shè)計(jì)靈活性。由于ASIC是為特定用戶而設(shè)計(jì)的，當(dāng)芯片投產(chǎn)后發(fā)現(xiàn)內(nèi)部有硬件錯(cuò)誤時(shí)，投產(chǎn)方只能回收產(chǎn)品，并重復(fù)設(shè)計(jì)的流程以求排除錯(cuò)誤。由于ASIC這幾個(gè)缺點(diǎn)存在，嚴(yán)重制約了它的發(fā)展，在實(shí)際應(yīng)用當(dāng)中容易產(chǎn)生瓶頸。這也限制了它在圖像處理系統(tǒng)當(dāng)中的應(yīng)用與發(fā)展。

(3)數(shù)字信號處理器(DSP)

數(shù)字信號處理器是一種針對于實(shí)時(shí)數(shù)字信號處理操作的特殊形式的微處理器，如數(shù)字濾波器和傅立葉變換(FFT)。DSP具有運(yùn)行時(shí)可被存取的快速硬件乘法單元。這允許使用硬件對數(shù)據(jù)執(zhí)行乘法操作，而這一點(diǎn)在缺少硬件乘法器的通用處理器上實(shí)現(xiàn)是不可能的(通用處理器通過在軟件上使用移位操作和循環(huán)加法操作來執(zhí)行乘法運(yùn)算，導(dǎo)致執(zhí)行速度變慢)。由于數(shù)字信號處理器是專門為信號處理而設(shè)計(jì)的，所以它在這方面的處理能力特別高，甚至比最快的CPU還快上十倍。之所以有這樣高的速度是因?yàn)镈SP內(nèi)部采用專用硬件實(shí)現(xiàn)一些數(shù)字信號處理常用的運(yùn)算。但是由于DSP只是對某些特定的運(yùn)算提供硬件優(yōu)化，本質(zhì)上指令還是串行執(zhí)行的，在處理速度上仍不能夠滿足眾多算法的需要，而同時(shí)采用多片DSP將帶來系統(tǒng)分割和調(diào)試的困難，增加系統(tǒng)的不穩(wěn)定性及生產(chǎn)成本。

(3)現(xiàn)場可編程門陣列(FPGA)

現(xiàn)場可編程門陣列(FPGA)也稱為可編程ASIC。它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。FPGA一般采用SRAM工藝，其集成度很高，從幾萬門到數(shù)千萬門。FPGA的基本組成部分由可編程輸入/輸出單元，基本可編程邏輯單元，嵌入式塊RAM，豐富的布線資源，底層嵌入功能單元，內(nèi)嵌專用硬核等等。對比ASIC，現(xiàn)場可編程門陣列靈活性和通用性高很多。用戶可以在現(xiàn)場對其進(jìn)行邏輯功能修改。此外FPGA在設(shè)計(jì)上能實(shí)現(xiàn)并行處理，因此它對于采用串行指令執(zhí)行的DSP來說，具有靈活性。而且在圖像處理的速度上，由于FPGA是并行處理，它完成同樣一個(gè)算法所花的時(shí)間比DSP少。此外，F(xiàn)PGA的通用性較強(qiáng)，相對與ASIC來說開發(fā)周期短、成本低，且易于維護(hù)和擴(kuò)展，適合實(shí)時(shí)信號處理。現(xiàn)今，隨著電子技術(shù)的日新月異，芯片制造工藝和內(nèi)部集成度的提高，出現(xiàn)了數(shù)百萬門的高性能FPGA，內(nèi)嵌了微處理器核、高速I/O等。FPGA憑借它的這些新的優(yōu)勢，被越來越多的圖像處理系統(tǒng)所采用。