[發(fā)明專利]一種基于FPGA的圖像處理系統(tǒng)

無效

• 申請?zhí)枺?/td>: 200910041680.0
• 申請日: 2009-08-05
• 公開（公告）號: CN101625754A
• 公開（公告）日: 2010-01-13
• 發(fā)明（設(shè)計）人: 黃以華;凌國俊;凌紫皓
• 申請（專利權(quán)）人: 黃以華
• 主分類號: G06T1/20
• 分類號: G06T1/20
• 代理公司: 廣州粵高專利商標(biāo)代理有限公司
• 代理人: 羅曉林

1、一種基于FPGA的圖像處理系統(tǒng)，包括一個圖像處理芯片F(xiàn)PGA模塊，所述的FPGA包括ARM接口模塊、SDRAM控制模塊、命令解釋模塊、顯示控制模塊和總線仲裁模塊，其特征在于：所述的FPGA的ARM接口模塊還連接有主控制器，所述的主控制器是ARM微處理器。

2、根據(jù)權(quán)利要求1所述的基于FPGA的圖像處理系統(tǒng)，其特征在于：所述的FPGA作為ARM的外設(shè)，掛接到ARM總線上，并映射到ARM的存儲空間，使得ARM能夠?qū)D像數(shù)據(jù)和自定義的圖像命令發(fā)送給FPGA進(jìn)行處理。

3、根據(jù)權(quán)利要求2所述的基于FPGA的圖像處理系統(tǒng)，其特征在于：所述的ARM外接一片F(xiàn)LASH用于啟動ARM及存放圖像數(shù)據(jù)，兩片SDRAM作為內(nèi)存，用于程序的運(yùn)行。

4、根據(jù)權(quán)利要求3所述的基于FPGA的圖像處理系統(tǒng)，其特征在于：所述的ARM接口模塊用于與主控制器ARM通信；SDRAM控制模塊用于對FPGA模塊中的SDRAM進(jìn)行讀寫；命令解釋模塊用于解釋圖像處理命令并處理圖像數(shù)據(jù)；顯示控制模塊用于輸出處理后的圖像到CRT顯示器；總線仲裁模塊用于對FPGA內(nèi)部各個模塊對總線的申請進(jìn)行排序，給各模塊分配總線使用權(quán)。所述的各個模塊采用共享總線的互聯(lián)方式掛接到WISHBONE總線上，實(shí)現(xiàn)各模塊的連接及數(shù)據(jù)的交換。

5、根據(jù)權(quán)利要求4所述的基于FPGA的圖像處理系統(tǒng)，其特征在于：所述的FPGA內(nèi)部WISHBONE總線的時鐘頻率采用100MHZ，SDRAM控制器時鐘頻率采用133MHZ，顯示控制器時鐘頻率采用25MHZ。

6、根據(jù)權(quán)利要求5所述的基于FPGA的圖像處理系統(tǒng)，其特征在于：所述的FPGA通過SDRAM控制模塊外接SDRAM，SDRAM作為圖像處理命令及圖像數(shù)據(jù)的存儲空間；通過顯示控制模塊外接DAC數(shù)模轉(zhuǎn)換器，DAC用于完成圖像數(shù)據(jù)的數(shù)模轉(zhuǎn)換并輸出給CRT顯示。