[發明專利]制造多層三維器件或結構方法

無效

• 申請號: 200910039521.7
• 申請日: 2009-05-18
• 公開（公告）號: CN101891143A
• 公開（公告）日: 2010-11-24
• 發明（設計）人: 張剛
• 申請（專利權）人: 張剛
• 主分類號: B81C3/00
• 分類號: B81C3/00;B81C5/00
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明涉及制造多層三維器件或結構，特別涉及通過制造和連接多個獨立結構層而形成多層三維微器件或微結構。

背景技術

多層制造技術是目前最有發展前景的一種制造復雜三維微器件或微結構的制造技術。美國專利5,190,637和6,027,630提供了兩種使用多層電化學沉積來制造三維金屬微器件或微結構的制造方法。這兩種方法的共同點可歸納如下：

1.三維微器件或微結構由連續的一層一層疊加的方法制得。

2.每一層至少包含兩種材料，其中至少有一種結構材料和一種犧牲材料。

3.每一層所有材料都由電化學沉積方法生成。

4.每一層都使用整平工藝來獲得所需的層厚度，層表面光潔度和層表面平整度。

5.在制得所有的層后，去除犧牲材料而獲得所需的三維金屬微器件或微結構。

雖然上述兩種電化學多層制造技術已經被商業化，但它們有如下缺點：

低生產速度，尤其是當所要制造的三維微器件或微結構有大量的層所組成。這是因為這兩種方法使用連續的層層疊加的方法。也就是說，只有當前一層被制造完成后才能在其上制造后一層。因此大量的層需要長時間才能制得。

低成品率。在實際生產中，每一層都不可避免含有缺陷。這些缺陷可能分布在每一層的不同位置。因此可接受的微器件或微結構的最后成品率會是一個很大的問題。

材料選擇的限制。每一層所有材料都由電化學沉積方法生成。然而材料可用電化學沉積方法而制得的是相當有限。許多重要的工程材料和半導體材料如不銹鋼、鈦、硅等，均不能由電化學沉積方法而制得。

層厚度的限制。因每一層的制造都涉及使用光刻技術，這樣每一層的厚度就受到光刻膠所能達到厚度的限制。

結構形狀的限制。雖然上述方法宣稱能制造任何幾何形狀的結構，但還是有一些結構形狀不能由上述方法制得，如三維器件或結構含有封閉的空腔。

美國專利6,332,568提供了另一種制造多層三維器件或結構的方法。此方法首先在多個獨立的基體材料上制造所需的單層結構。然后使用擴散連接技術，通過連續的一層一層疊加的方法來連接所制得的單層結構而獲得多層三維器件或結構。具體步驟如下：首先把第二層連接到第一層上，然后除去與第二層連接在一起的基體材料。重復以上步驟把第三層連接在第二層上直至所有層都連接在一起。在這種方法中，雖然所需的單層結構可獨立制得，即單層結構可通過同時平行制得而縮短制造時間。但單層結構的連接方法依然是費時的連續的一層一層疊加的方法。另外，基體材料的存在極大地增加了精確的層層連接的難度。除去基體材料的過程也額外地增加了制造時間。對除去基體材料后暴露的表面的整平也及其困難。這種方法較適合制造很少幾層的器件或結構。另外，這種方法目前僅有用于制造數層電沉積鎳結構的報道。

采用適合的連接技術而直接連接多個獨立結構層也是一個制造多層微器件或微結構的方法。例如采用硅-硅直接鍵合技術而連接多個由硅微制造技術而制得的硅微結構層。例如采用擴散連接技術而連接多個由機械加工或化學/電化學刻蝕而制得的金屬微結構層。然而這種方法的缺點是只能制造相對復雜的有限的三維形狀的微器件或微結構。其原因在于每個被連接的獨立微結構層不可能含有互不連接的獨立特征結構。而用多層制造技術制造一個復雜三維器件或結構，必須首先在設計時沿其縱向把它分成一系列獨立結構層，然后制造和連接這些結構層而形成所要的三維器件或結構。問題在于這些設計的結構層中往往不可避免的含有互不連接的獨立特征結構。正由于這個設計要求和制造能力的沖突而限制了這個方法的應用。

發明內容

如上所述，由于現有多層制造技術本身的局限而限制了其更廣泛的應用。本發明的目的是提供一種新的多層制造技術來克服和消除現有技術的缺陷，從而使得多層制造技術能夠實現更大范圍的應用。

本發明通過以下技術方案加以實現：

把要制造的三維微器件或微結構在設計時沿其縱向把它分成一系列獨立結構層，然后制造和連接這些互不連接的獨立結構層而形成所要的三維器件或結構。針對含有互不連接的獨立特征結構的結構層，本發明的解決方案是使用至少一種犧牲材料來暫時連接上述的由結構材料所形成的獨立特征結構從而形成一個可制造的一體結構層。根據需要，犧牲材料可在后續制造步驟中或保存或部分或全部去除。

對于包含至少兩種材料的獨立結構層，本發明提供了四種不同的制造方法：