[發(fā)明專利]顯示測試圖形在線時鐘更新方法

無效

• 申請?zhí)枺?/td>: 200910035219.4
• 申請日: 2009-09-15
• 公開（公告）號: CN101655719A
• 公開（公告）日: 2010-02-24
• 發(fā)明（設計）人: 楊曉偉;李曉華;張宇寧;雷威
• 申請（專利權）人: 東南大學
• 主分類號: G06F1/08
• 分類號: G06F1/08;G06F13/38;G06F13/42
• 代理公司: 南京經緯專利商標代理有限公司
• 代理人: 葉連生

1.一種顯示測試圖形在線時鐘更新方法，其特征在于該更新方法是由上位機PC控制流程(1)和下位機USB模塊、FPGA主控、時鐘模塊運行流程(2)相連組成；上位機PC控制流程(1)選擇輸出通道、設定時鐘頻率、計算時鐘頻率、選擇時鐘方案、發(fā)送時鐘數據、接收時鐘數據；下位機USB模塊、FPGA主控、時鐘模塊運行流程(2)接收時鐘數據、以I²C總線時序向時鐘芯片寫入和從時鐘芯片讀出時鐘數據、發(fā)送時鐘數據；

上位機PC控制流程(1)控制步驟執(zhí)行如下：

100).參考頻率與輸出頻率：a.在參考頻率編輯框中輸入參考頻率；b.在頻率通道編輯框CLK_A、CLK_B、CLK_C中輸入設定輸出頻率；

101).由式計算輸出頻率，其中：f′_CLK為計算輸出頻率，f_REF為參考頻率、N_F為反饋分頻系數、N_R為參考分頻系數、N_P為二次分頻系數；

102).N_F取值范圍是1～2047，其中不能取值10、11、12、13、14、15、19、20、21、22、23、28、29、30、31、37、38、39、46、47、55，N_R取值范圍是1～255，N_P取值是1、2、3、4、5、6、8、9、10、12、15、16、18、20、25、50，設定N_F、N_R，在N_P取值范圍內計算f′_CLK，再設定N_F，在N_R、N_P取值范圍內計算f′_CLK，最后在N_F、N_R、N_P取值范圍內計算f′_CLK，每計算一次f′_CLK，f′_CLK與設定輸出頻率f_CLK比較一次，如絕對誤差小于0.001，其分頻系數N_P、N_R、N_F進入解決方案列表；

103).在解決方案列表中任選一個方案，發(fā)送數據編輯框StrTXData中生成符合這一方案的16個字節(jié)時鐘數據；

104).在線編程啟動，StrTXData中的時鐘數據下傳至下位機的FPGA，接收數據編輯框StrRXData中立刻顯示被下傳的時鐘數據以供校驗；

105).發(fā)送“FFH”至FPGA的接收/發(fā)送模塊module?FT245BM，發(fā)送每個數據之前的時鐘更新校驗標志；

106).發(fā)送“40H”至module?FT245BM，module?FT245BM置時鐘芯片的EEPROM地址；

107).發(fā)送“01H”和16個字節(jié)時鐘數據至module?FT245BM，即將發(fā)送16個字節(jié)時鐘數據、發(fā)送16個字節(jié)時鐘數據至module?FT245BM數據緩存區(qū)；

108).發(fā)送“08H”至module?FT245BM，module?FT245BM的復位輸出reset置“0”，禁止FPGA的寫入/讀出模塊module?FS6370啟動；

109).發(fā)送“02H”和寄存器地址至module?FT245BM，即將發(fā)送寄存器地址、發(fā)送寄存器地址、預置module?FT245BM讀控制輸出rd為“1”和寫控制輸出wr為“0”；

110).發(fā)送“04H”至module?FT245BM，module?FT245BM的wr置“1”和rd置“0”、提取module?FT245BM數據緩存區(qū)的時鐘數據；

111).發(fā)送“10H”至module?FT245BM，reset置“1”，啟動module?FS6370；

112).重復步驟108).至111).十六次，16個字節(jié)時鐘數據由module?FS6370寫入時鐘芯片的EEPROM；

113).發(fā)送“80H”至module?FT245BM，module?FT245BM置時鐘芯片的器件地址；

114).重復步驟107).，再重復步驟108).至111).十六次，16個字節(jié)時鐘數據由module?FS6370直接寫入時鐘芯片的控制寄存器；

115).重復步驟106).；

116).重復步驟108).、109).、111).和發(fā)送“00H”至module?FT245BM十六次，module?FS6370從時鐘芯片的EEPROM中讀出16個字節(jié)時鐘數據后經moduleFT245BM上傳至StrRXData；

117).運行模式切換：a.重復步驟108).；b.發(fā)送“20H”至module?FT245BM，rd、wr置“0”，module?FS6370的模式控制輸出mode由“0”變?yōu)椤?”；c.重復步驟111).，module?FS6370從編程模式變?yōu)檫\行模式；

下位機USB模塊、FPGA主控、時鐘模塊運行流程(2)運行步驟執(zhí)行如下：

200).USB模塊的接收信號輸出RXF為“0”，module?FT245BM的輸入控制USB_RXF為“0”，module?FT245BM的輸出控制USB_RD為“0”，USB模塊的雙向數據D[7..0]已準備好，module?FT245BM的雙向數據USB_DATA[7..0]接收數據；

201).USB模塊的發(fā)送信號輸出TXE為“0”，module?FT245BM的輸入控制USB_TXE為“0”，module?FT245BM的輸出控制USB_WR為“1”，module?FT245BM的雙向數據USB_DATA[7..0]已準備好，USB模塊的雙向數據D[7..0]上傳數據；

202).module?FT245BM接收/發(fā)送數據：a.根據步驟105).，校驗開始標志；b.根據步驟106).，置EEPROM地址；c.根據步驟107).，16個字節(jié)時鐘數據進入數據緩存區(qū)；d.根據步驟108).，禁止module?FS6370啟動；e.根據步驟109).，接收寄存器地址、預置rd為“1”和wr為“0”；f.根據步驟110).，提取時鐘數據至module?FT245BM數據輸出rdata[7..0]、module?FT245BM的wr置“1”和rd置“0”；g.根據步驟111).，啟動module?FS6370；h.根據步驟112).，16個字節(jié)時鐘數據由module?FS6370寫入時鐘芯片的EEPROM；i.根據步驟113).，置器件地址；j.根據步驟114).，16個字節(jié)時鐘數據由module?FS6370直接寫入時鐘芯片的控制寄存器；k.根據步驟115).，置EEPROM地址；1.根據步驟116).，EEPROM的16個字節(jié)時鐘數據上傳至StrRXData；m.根據步驟117).，module?FS6370切換模式；

203).module?FS6370寫入數據：a.根據步驟202).f.，module?FS6370的寫控制輸入wr為“1”和讀控制輸入rd為“0”，module?FS6370是寫數據；b.module?FS6370以I²C總線時序開始傳輸，串行時鐘scl為“1”時串行數據sda由“1”變“0”；c.moduleFT245BM的器件地址輸出raddr[7..0]送EEPROM或器件地址及寫數據位至moduleFS6370的器件地址輸入raddr[7..0]；d.module?FS6370鎖存它的raddr[7..0]地址及寫數據位后經sda寫入時鐘芯片；e.module?FT245BM的寄存器地址輸出addr[7..0]送寄存器地址至module?FS6370的寄存器地址輸入addr[7..0]；f.module?FS6370鎖存它的addr[7..0]地址后經sda寫入時鐘芯片；g.module?FT245B的數據輸出rdata[7..0]送時鐘數據至module?FS6370的數據輸入data[7..0]；h.module?FS6370鎖存時鐘數據后經sda寫入時鐘芯片；i.module?FS6370以I²C總線時序結束傳輸，scl為“1”時sda由“0”變“1”；

204).module?FS6370讀出數據：a.根據步驟202).e.，module?FS6370的rd為“1”和wr為“0”，module?FS6370是讀數據；b.重復步驟203).b.；c.module?FT245BM的raddr[7..0]送EEPROM地址及寫數據位至module?FS6370的raddr[7..0]；d.moduleFS6370鎖存它的raddr[7..0]地址及寫數據位后經sda寫入時鐘芯片；e.重復步驟203).e.、f.；f.module?FS6370的raddr[7..0]加1，寫數據位變?yōu)樽x數據位；g.moduleFS6370鎖存它的raddr[7..0]地址及讀數據位后經sda寫入時鐘芯片；h.moduleFS6370從sda讀出時鐘芯片的時鐘數據至module?FS6370的數據輸出data_rm[7..0]，data_rm[7..0]數據經module?FT245BM數據輸入idata[7..0]上傳至上位機；i.重復步驟203).i.；

205).時鐘模塊工作模式：a.module?FS6370模式控制輸出mode為“0”，時鐘芯片模式控制輸入MODE為“0”，時鐘芯片為編程模式，頻率通道CLK_A、CLK_B、CLK_C輸出EEPROM更新前的時鐘信號；b.module?FS6370的mode為“1”，時鐘芯片的MODE為“1”，時鐘芯片為運行模式，頻率通道CLK_A、CLK_B、CLK_C輸出EEPROM更新后的時鐘信號；

206).時鐘模塊數據傳輸：a.時鐘芯片的串行時鐘SCL來自module?FS6370的scl，時鐘芯片的串行數據SDA與module?FS6370的sda雙向傳輸數據；b.處于編程模式時SCL和SDA有串行時鐘和串行數據，處于運行模式時sda為高阻狀態(tài)且SDA無串行數據；

207).時鐘模塊輸出更新：a.時鐘數據寫入EEPROM不是在線更新，掉電后EEPROM保存時鐘數據，上電后CLK_A、CLK_B、CLK_C輸出更新時鐘信號；b.時鐘數據直接寫入控制寄存器是在線更新，掉電后寄存器不保存時鐘數據，上電后CLK_A、CLK_B、CLK_C輸出非更新時鐘信號；c.時鐘數據先寫入EEPROM再寫入控制寄存器，既保存時鐘數據又在線更新時鐘信號。