[發(fā)明專利]一種用MOS工藝結(jié)構(gòu)集成的二極管芯片

有效

• 申請?zhí)枺?/td>: 200910029292.0
• 申請日: 2009-04-08
• 公開（公告）號(hào): CN101515584A
• 公開（公告）日: 2009-08-26
• 發(fā)明（設(shè)計(jì)）人: 王毅;謝盛達(dá)
• 申請（專利權(quán)）人: 揚(yáng)州揚(yáng)杰電子科技有限公司
• 主分類號(hào): H01L27/105
• 分類號(hào): H01L27/105;H01L29/78;H01L29/423;H01L31/02
• 代理公司: 北京連和連知識(shí)產(chǎn)權(quán)代理有限公司
• 代理人: 奚衡寶

技術(shù)領(lǐng)域

本發(fā)明涉及的是一種集成電路芯片，尤其涉及一種由多個(gè)單元集成的二極管芯片。

背景技術(shù)

為了克服太陽能發(fā)電組件因其中某一組被物體遮擋產(chǎn)生光斑效應(yīng)影響發(fā)電輸出，采用在每組硅光電池輸出端接入一只或多只旁路二極管保證組件輸出電路的暢通。前期應(yīng)用普通整流二極管作為旁路二極管，因其正向?qū)ü妮^大，溫度過高而影響發(fā)電組件的可靠性；現(xiàn)有技術(shù)普遍采用肖特基二極管作為旁路二極管，由金屬勢壘層形成PN極的肖特基二極管正向功耗較普通整流二極管有所下降，但其抗靜電能力比較薄弱；高溫下反向漏電流大及反向特性差，使太陽能發(fā)電組件旁路二極管在生產(chǎn)和使用中存在著被靜電或雷電擊穿失效，或影響太陽能發(fā)電組件發(fā)電效率的現(xiàn)象。

隨著國際新能源技術(shù)的迅猛發(fā)展，太陽能發(fā)電作為一項(xiàng)重要的新能源技術(shù)，其單元組件發(fā)電功率越來越大，對發(fā)電組件的可靠性要求越來越高，使用壽命要求越來越長。對超長期工作在室外高、低溫條件下的二極管提出了較高的要求：二極管必須滿足大功率發(fā)電組件的要求有足夠大的電流導(dǎo)通能力，較低的正向壓降和功耗確保較小的工作極溫，較強(qiáng)環(huán)境適應(yīng)性抗靜電及雷電能力，較小的高溫下反向漏電流以增加光電池發(fā)電效率。這些要求都是現(xiàn)有普通整流二極管和肖特基二極管不能滿足的。因此研究開發(fā)新工藝結(jié)構(gòu)的太陽能旁路二極管芯片及用該芯片封裝的旁路二極管器件對太陽能發(fā)電組件向高容量；高性能；高可靠性發(fā)展具有重要的意義。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種正向?qū)▔航敌　⒄驅(qū)ü募鞍l(fā)熱量小、電流通過能力強(qiáng)、反向漏電流小、反向高溫特性好和具有較強(qiáng)抗靜電抗雷電能力的用MOS工藝結(jié)構(gòu)集成的二極管芯片。

本發(fā)明的技術(shù)方案是：所述芯片的硅片中集成有若干個(gè)含有8個(gè)半導(dǎo)體管的“細(xì)胞”電路，每個(gè)半導(dǎo)體管中均設(shè)有柵(G)、源(S)、漂移區(qū)、漏(D)，所述的柵(G)、源(S)短接；在硅片兩面設(shè)正極面鋁鈦鎳銀金屬層、負(fù)極面鋁鈦鎳銀金屬層，所述柵(G)嵌入正極面鋁鈦鎳銀金屬層的底面，所述漏(D)接觸負(fù)極面鋁鈦鎳銀金屬層的頂面。

所述的半導(dǎo)體管的柵(G)在水平面上的投影為條形，8個(gè)條形的半導(dǎo)體管的柵(G)間隔排列呈方塊狀，構(gòu)成所述的“細(xì)胞”電路；所述芯片中相鄰“細(xì)胞”電路互呈90°布設(shè)。

本發(fā)明采用MOS工藝結(jié)構(gòu)設(shè)計(jì)制造，根據(jù)MOC場效應(yīng)晶體管P溝道器件效應(yīng)原理，設(shè)計(jì)成柵-源短路新型結(jié)構(gòu)，通過優(yōu)化設(shè)計(jì)和工藝參數(shù)制成二極管。當(dāng)G、S加上正偏壓時(shí)，依靠柵極SiO₂層中的帶電中心、正的柵壓使溝道中載流子數(shù)增多，形成反型溝道，導(dǎo)電能力增強(qiáng)，二極管成導(dǎo)通狀態(tài)。當(dāng)G、S為負(fù)偏壓時(shí)則反之，二極管成阻斷狀態(tài)。本發(fā)明正向?qū)▔航敌　⒄驅(qū)ü募鞍l(fā)熱量小、電流通過能力強(qiáng)、反向漏電流小、反向高溫特性好和具有較強(qiáng)抗靜電抗雷電能力。

附圖說明

圖1是本發(fā)明中半導(dǎo)體管的結(jié)構(gòu)示意圖

圖中1柵(G)，2是正極面鋁鈦鎳銀金屬層，3是源(S)，4是漂移區(qū)，5是電子流向，6是負(fù)極面鋁鈦鎳銀金屬層，7是漏(D)；

圖2是圖1的工作原理圖

圖3是本發(fā)明的結(jié)構(gòu)示意圖

圖中8是“細(xì)胞”電路。

圖4是圖3中M處局部放大圖

具體實(shí)施方式

本發(fā)明如圖1-4所示，芯片的硅片中集成有若干個(gè)含有8個(gè)半導(dǎo)體管的“細(xì)胞”電路8，每個(gè)半導(dǎo)體管中均設(shè)有柵(G)1、源(S)3、漂移區(qū)4、漏(D)7，柵(G)1、源(S)3短接；在硅片兩面設(shè)正極面鋁鈦鎳銀金屬層2、負(fù)極面鋁鈦鎳銀金屬層6，柵(G)1嵌入正極面鋁鈦鎳銀金屬層2的底面，漏(D)7接觸負(fù)極面鋁鈦鎳銀金屬層6的頂面。半導(dǎo)體管的柵(G)1在水平面上的投影為條形，8個(gè)條形的半導(dǎo)體管的柵(G)1間隔排列呈方塊狀，構(gòu)成“細(xì)胞”電路8；芯片中相鄰“細(xì)胞”電路8互呈90°布設(shè)。

本發(fā)明工作時(shí)，電子沿電子流向5運(yùn)動(dòng)，正極導(dǎo)通。

本發(fā)明的實(shí)現(xiàn)方法

典型工藝流程和技術(shù)要求

1、襯底制備

N+/N-硅單晶外延片4”(Φ76.2±0.2mm)片厚＝380±10μm

N-外延層厚＝6±0.5μm，N-外延層電阻率＝1.5±0.1Ω/cm～2.5±0.1Ω/cm

N+襯底電阻率≤0.004Ω/cm

2、一次氧化：

摻氯氧化：SiO2厚＝1600A0

3、多晶硅淀積：LPCVD法淀積2000A0多晶硅膜

4、一次光刻：刻出MOC-D二極管圖形窗口