[發明專利]N型絕緣體上硅的橫向雙擴散金屬氧化物半導體晶體管

無效

• 申請號: 200910024963.4
• 申請日: 2009-02-27
• 公開（公告）號: CN101488526A
• 公開（公告）日: 2009-07-22
• 發明（設計）人: 錢欽松;高懷;吳虹;李海松;孫偉鋒;陸生禮;時龍興
• 申請（專利權）人: 東南大學
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/10;H01L21/316;H01L21/762
• 代理公司: 南京經緯專利商標代理有限公司
• 代理人: 陸志斌

技術領域

本發明涉及功率半導體器件領域，更具體的說，是關于一種適用于高壓應用的絕緣體上硅的橫向雙擴散金屬氧化物半導體晶體管(SOI?LDMOS)的新結構。

背景技術

由于采用絕緣體上硅材料做成的器件能實現全介質隔離，其寄生電容和泄漏電流小，驅動電流大，所以很適合制造功率集成器件及電路。為使絕緣體上硅器件有更好的作用，提高絕緣體上硅器件的擊穿電壓是個重要的研究課題。眾所周知，絕緣體上硅功率器件的耐壓取決于其橫向耐壓和縱向耐壓的最小者，器件的橫向耐壓可以采用場板技術，降場層技術，RESURF技術等體硅的結終端技術來解決。但由于工藝和結構的限制，如何提高器件的縱向耐壓，成為絕緣體上硅橫向功率器件研究中的一個難點。

常規SOI結構的縱向擊穿電壓主要由絕緣層和有源半導體層共同承擔，且有縱向耐壓為V_B＝E·(3D₁+0.5D₂)，其中E為半導體層的臨界擊穿電場，D₁和D₂分別是絕緣材料層和外延硅層的厚度，顯然縱向耐壓隨D₁和D₂的增加而提高。但是若絕緣材料層做的太厚，一方面工藝實施難度大且不利于器件散熱，另一方面會造成硅片翹曲變形，在高精度光刻中出現可靠性問題，若外延硅層做的太厚，則與體硅器件類似，同時給后續的介質隔離工藝帶來困難。

國外有人提出在絕緣材料層和外延硅層之間插入一層N⁺耐壓層，它可以屏蔽絕緣材料層的電場，使得在絕緣材料層上的電場達到很高時器件外延硅層的電場仍然低于臨界擊穿電場，從而避免了器件過早在Si/SiO₂界面上擊穿，但在工藝上對N⁺耐壓層進行熱處理時會有嚴重的反擴現象。

國內有人提出一種絕緣體上硅功率器件中的槽形絕緣耐壓層結構，它能在外延硅層和絕緣材料層的界面上引入界面電荷，根據電位移的全連續性，大幅度提高絕緣層內電場，從而提高器件縱向耐壓。但它使絕緣材料層的大部分區域具有較大的厚度，不利于器件的散熱，還降低了鍵合強度，另外所需大量槽的刻蝕也帶來了整個制作工藝的復雜性。

發明內容

本發明提供一種能夠有效提高縱向耐壓，并且有利于提高功率器件的散熱性能的N型絕緣體上硅的橫向雙擴散金屬氧化物半導體晶體管。

本發明采用如下技術方案：

一種N型絕緣體上硅的橫向雙擴散金屬氧化物半導體晶體管，包括：半導體襯底，在半導體襯底上面設置有埋氧化層，在埋氧化層上設有N型摻雜半導體區，在N型摻雜半導體區上設有P阱和N型漏區，在P阱上設有N型源區和P型接觸區，在P阱的表面設有柵氧化層且柵氧化層自P阱延伸至N型摻雜半導體區，在P阱表面的N型源區、P型接觸區和柵氧化層的以外區域及N型摻雜半導體區表面的N型漏區以外區域設有場氧化層，在柵氧化層的表面設有多晶硅柵且多晶硅柵延伸至場氧化層的表面，在場氧化層、P型接觸區、N型源區、多晶硅柵及N型漏區的表面設有氧化層，在N型源區、P型接觸區、多晶硅柵和N型漏區上分別連接有金屬層，在N型摻雜半導體區內設有第一浮置氧化層，且第一浮置氧化層位于N型漏區的下方。

與現有技術相比，本發明具有如下優點：

(1)本發明的結構在漏區10下方有第一浮置氧化層結構121，器件橫向耐壓采用RESURF技術優化處理，只需考慮縱向壓降，而器件從漏端到源端縱向耐逐漸降低，漏下面的第一浮置氧化層121可以承受更高的場強，從而了提高器件的整體耐壓。參照附圖4，在加了第一浮置氧化層結構121以后，漏區下方埋氧化層8的電場強度明顯降低，而第一浮置氧化層121上分擔了部分電場強度，曲線所圍的面積也更大，參照附圖5，可以看出擊穿電壓大大提高了。

(2)本發明的結構中，第一浮置氧化層結構121設置在漏端正下方，減小了載流子電離積分長度，使硅和二氧化硅中臨界擊穿電壓增大，從而能大大減小埋氧化層8的厚度，當然也減小了外延硅層中的刻槽和介質隔離實現的工藝難度。

(3)本發明的結構僅需在N型絕緣體上硅的橫向雙擴散金屬氧化物半導體晶體管表面進行窗口氧注入，而不需要對其下方區域作任何處理，這就避免了制作埋層結構或特殊埋氧結構時會出現的光刻對位問題，在承擔高耐壓的同時還保持了較好的散熱性能。

(4)本發明的結構除窗口氧注入外，其它工藝步驟與標準的互補雙擴散金屬氧化物晶體管(CDMOS)工藝相兼容，因此不需要修改固有工藝流程。

附圖說明