[發明專利]基于芯片內建時鐘晶振的智能自校準芯片及自校準方法

有效

• 申請號: 200910022271.6
• 申請日: 2009-04-29
• 公開（公告）號: CN101552606A
• 公開（公告）日: 2009-10-07
• 發明（設計）人: 余寧梅;楊喆;高維;曹新亮
• 申請（專利權）人: 西安理工大學
• 主分類號: H03L7/06
• 分類號: H03L7/06
• 代理公司: 西安弘理專利事務所
• 代理人: 羅 笛

技術領域

本發明屬于微電子技術領域，具體涉及一種基于芯片內建時鐘晶振的智能自校準芯片，本發明還涉及基于芯片內建時鐘晶振的智能自校準方法。

背景技術

時鐘晶振是在電子技術應用領域廣泛使用的一種基礎器件，提供各種各樣頻率的標準方波，此種方波主要用于數字系統時鐘，此方波主要有輸出電平值、高低電平占空比、上升/下降時間、驅動能力、頻率等重要指標要求。

在電子系統當中，時鐘晶振主要分為外部獨立時鐘晶振和芯片內建時鐘晶振兩種。在整個系統應用中，外部獨立時鐘晶振可以根據系統的要求給出一個比較精確的時鐘頻率，便于調整，如果有問題只是更換晶振即可，對于芯片內建時鐘晶振來說，更能節省系統成本，減少體積，同時便于控制系統的穩定性，但是對于設計的時鐘頻率，由于現有的芯片生產工藝并不能很好的控制其阻容值的精確度和晶圓位置誤差等問題，其總誤差在(+/-)20％以內都是有可能的，所以對芯片內建時鐘晶振，主要是解決生產成品頻率同設計頻率在一定范圍內發散的問題。現在通行的方法是，在設計芯片的時候在芯片中冗余的添加一些電阻、電容陣列，在得到產品后，通過更改這些電阻、電容的連接關系來得到相對來說準確的頻率。在這一調整過程中，如果要求較準確的值就需要每片芯片都由人工完成測試和調整的工作，對于操作者的要求較高，效率相當低下。如果只是類似于把(+/-)20％的誤差調整到(+/-)10％的誤差，則可以分生產批次進行統一調整。但是這兩種方法都不理想。

發明內容

本發明的目的在于提供一種基于芯片內建時鐘晶振的智能自校準芯片，來實現內建于芯片中的基于芯片內建時鐘晶振的自校準，能夠同設計值高精度匹配。

本發明的另一目的在于提供一種基于芯片內建時鐘晶振的自校準方法，能夠將芯片的內建時鐘晶振的頻率誤差值控制在制造工藝和理論誤差的范圍內的任何誤差值上。

本發明采用的技術方案為，一種基于芯片內建時鐘晶振的智能自校準芯片，包括在芯片的內部設置有內建時鐘晶振、電阻陣列、電容陣列、芯片功能邏輯、自校準模塊，芯片與時鐘基準源連接，自校準模塊又包括了頻率比較單元、累計單元、仲裁單元、數值加減單元和存儲單元；所述的時鐘基準源的1A輸出端同頻率比較單元的3B輸入端相連，內建時鐘晶振的2A輸出端同頻率比較單元的3A輸入端相連，內建時鐘晶振的2C輸出端同芯片功能邏輯的12A輸入端相連，頻率比較單元的3C輸出端同仲裁單元的5A輸入端相連，累計單元的4A輸出端同仲裁單元的5D輸入端相連，仲裁單元的5C輸出端同數值加減單元的6C輸入端相連接，仲裁單元的5B輸出端同存儲單元的7A輸入端相連，數值加減單元的6A輸出端同頻率比較單元的3D輸入端相連，數值加減單元的6A輸出端還同累計單元的4B輸入端相連，數值加減單元的6B輸出端同電容陣列的9A輸入端相連，數值加減單元的6B輸出端還同電阻陣列的8A輸入端相連，存儲單元的7B輸出端同電容陣列的9C輸入端相連，存儲單元的7B輸出端還同電阻陣列的8C輸入端相連，電阻陣列的8B輸出端同內建時鐘晶振的2B輸入端相連，電容陣列的9B輸出端同內建時鐘晶振的2D輸入端相連。

本發明采用的另一技術方案為，一種基于芯片內建時鐘晶振的智能自校準方法，該方法采用上述的芯片結構，按照以下步驟實施：

步驟A、將初始確定的應用陣列位數中間數數值作為基準數據存入存儲單元中，應用陣列是指電阻、電容陣列，中間數數值是指應用了一半的電阻、電容時的值；

步驟B、將步驟A的基準數據作為暫存數值輸入存儲單元中，根據暫存數據進行判斷，

是最初的數據，其數據沒有被確認為最終數據時，則進入步驟D；

是需要校準的情況，需要進行加減操作最初數據，則進入步驟C；

是已經校準過的情況，就直接應用確定的最終數據，則進入步驟H；

步驟C、利用數值加減單元對步驟B的暫存數據輸出進行加減操作，得到調整后的數據；

步驟D、根據步驟C得到的調整數據調整相應的電阻陣列、電容陣列，得到對應的電阻、電容值；

步驟E、根據步驟D得到的電阻、電容值調整內建時鐘晶振，得到調整后的時鐘頻率，并將該調整后的時鐘頻率輸入芯片功能邏輯中；

步驟F、利用頻率比較單元，將步驟E得到的調整后的時鐘頻率與時鐘基準源給出的時鐘基準源時鐘頻率進行頻率比較，通過比較得到內建時鐘晶振是比預計的標準內建時鐘頻率大、小、還是相等，頻率比較單元不停的進行比較，并將結果實時輸出到仲裁單元，如果調整后的時鐘頻率與時鐘基準源時鐘頻率不匹配，則返回到步驟B；