[發明專利]一種集成電路的測試圖形生成器

無效

• 申請號: 200910021525.2
• 申請日: 2009-03-13
• 公開（公告）號: CN101509954A
• 公開（公告）日: 2009-08-19
• 發明（設計）人: 雷紹充;李璞;梁峰
• 申請（專利權）人: 西安交通大學
• 主分類號: G01R31/3183
• 分類號: G01R31/3183
• 代理公司: 西安通大專利代理有限責任公司
• 代理人: 惠文軒

1、一種集成電路的測試圖形生成器，其特征在于，包括：I型-線性反饋移位寄存器，解壓縮電路，Johnson計數器以及異或門網絡；所述I型-線性反饋移位寄存器的時鐘頻率為f₁，生成序列Q＝[Q₁Q₂...Q_m]，其中m為自然數；所述解壓縮邏輯電路的輸出序列S＝[S₁S₂...S_mS_m+1...S_N]；所述Johnson計數器的時鐘頻率為f₂，其生成序列J＝[J₁J₂...J_mJ_m+1...J_N]，其中N為自然數，且N>m；所述異或門網絡的輸出序列X＝[X₁X₂...X_mX_m+1...X_N]為測試圖形生成器的輸出序列；所述Johnson計數器的時鐘頻率f₂＝2N×f₁，所述I型-線性反饋移位寄存器、解壓縮電路、Johnson計數器以及異或門網絡滿足以下邏輯關系：

(a)S₁＝Q₁

S2=S6⊕S10⊕S14⊕...⊕S6+4k]]>

S3=S1⊕S5⊕S7⊕...⊕S1+2k]]>

S4=S12⊕S20⊕S28⊕...⊕S8j+4]]>

S₅＝Q₂

S₆＝Q₃

S₇＝Q₄

S₈＝0

S₉＝Q₅

S₁₅＝Q₁₂

S16=Q48⊕Q80⊕...⊕Q32j+16]]>

S₁₇＝Q₁₃

其中，j＝1，2，3...；k＝1，2，3...；遞推關系如下式所示：

S2i+j=Q2i-i-1+jS2i=0,]]>其中：2i<j<2i+1,i=0,1,2...i≥5]]>

(b)??X=J⊕S.]]>