[發明專利]一種集成電路

無效

• 申請號: 200910012999.0
• 申請日: 2009-08-10
• 公開（公告）號: CN101997532A
• 公開（公告）日: 2011-03-30
• 發明（設計）人: 杜松
• 申請（專利權）人: 杜松
• 主分類號: H03K19/003
• 分類號: H03K19/003;H03K19/0185
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種集成電路，包括信號發生電路、電壓轉換電路、上拉控制電路、下拉控制電路。

2.根據權利要求1所述的一種集成電路，其特征在于所述的信號發生電路由輸入信號(IN)和啟動信號(EN)經過與門連接到N型晶體管(N3)的柵極上，輸入信號(IN)經過非門和啟動信號(EN)經過或非門連接到N型晶體管(N8)的柵極上。

3.根據權利要求1所述的一種集成電路，其特征在于所述的電壓轉換電路由P型晶體管(P1、P2、P3、P4)，N型晶體管(N1、N2、N3、N4、N5)組成；N型晶體管(N1、N2)的柵極相連，(N1)的源極同(N2)的漏極相連，(N1)的漏極連接到第一電源上，(N2)的源極連接到與門上；P型晶體管(P1、P2)的源極、柵極分別連接到第二電源上，P型晶體管(P1)的漏極連接到P型晶體管(P3)的源極上，P型晶體管(P2)的漏極連接到P型晶體管(P4)的源極上；P型晶體管(P3、P4)的漏極分別連接到N型晶體管(N3、N4)的漏極上，P型晶體管(P3、P4)的柵極分別連接到第一電源上；N型晶體管(N3)的源極連接到N型晶體管(N5)的漏極上；N型晶體管(N5)的柵極連接到第一電源上，源極接地；N型晶體管(N4)的源極連接到第一電源上。

4.根據權利要求1所述的一種集成電路，其特征在于所述的上拉控制電路由P型晶體管(P5、P6)組成，P型晶體管(P5)的源極連接到第二電源上，柵極連接到P型晶體管(P1)的柵極上，漏極與P型晶體管(P6)的源極相連；P型晶體管(P6)的柵極連接到第一電源上。

5.根據權利要求1所述的一種集成電路，其特征在于所述的下拉控制電路由N型晶體管(N7、N8)組成，N型晶體管(N7)的柵極連接到第一電源上，源極與P型晶體管(P6)的漏極相連，漏極與N型晶體管(N8)的源極相連；N型晶體管(N8)的柵極連接到或非門的輸出端，漏極接地。