[發(fā)明專利]多芯片封裝體的測(cè)試方法及測(cè)試電路

有效

• 申請(qǐng)?zhí)枺?/td>: 200910009658.8
• 申請(qǐng)日: 2009-02-02
• 公開(kāi)（公告）號(hào): CN101593562A
• 公開(kāi)（公告）日: 2009-12-02
• 發(fā)明（設(shè)計(jì)）人: 洪俊雄;何文喬;張坤龍
• 申請(qǐng)（專利權(quán)）人: 旺宏電子股份有限公司
• 主分類號(hào): G11C29/00
• 分類號(hào): G11C29/00
• 代理公司: 中科專利商標(biāo)代理有限責(zé)任公司
• 代理人: 周?chē)?guó)城

技術(shù)領(lǐng)域

本發(fā)明是關(guān)于一種多芯片封裝體(MCP)的測(cè)試方法及測(cè)試電路。

背景技術(shù)

隨著多芯片封裝技術(shù)發(fā)展，集成電路(IC)提供者(尤其是用于移動(dòng) 電話應(yīng)用)傾向整合包含由不同的供貨商所提供的已知良好芯片(KGD) 閃存、SRAM存儲(chǔ)器及控制器等的多個(gè)存儲(chǔ)芯片于同一個(gè)多芯片封裝體 (MCP)內(nèi)，以便降低IC產(chǎn)品的成本。

通常，當(dāng)一包含多個(gè)裸芯片的存儲(chǔ)芯片供應(yīng)至IC提供者，芯片供貨 商將測(cè)試所有裸芯片以保證其良好質(zhì)量及可靠性，諸如至少90％芯片是良 好的。于是，IC提供者能將KGD與其它IC芯片一起封裝。然而，有一 問(wèn)題會(huì)困擾芯片供貨商：于封裝工藝期間，假如發(fā)生引起整個(gè)封裝裝置故 障的任何損害，IC提供者無(wú)法得知是由芯片供貨商生產(chǎn)的存儲(chǔ)芯片或是其 它芯片具有缺陷引起封裝成品的故障或是封裝過(guò)程所引發(fā)的某些原因造 成某些芯片損壞。結(jié)果，IC提供者必須運(yùn)送整個(gè)封裝裝置至個(gè)別的芯片供 貨商，才可以測(cè)試出多芯片封裝體中是哪一個(gè)芯片受損，如此將增加生產(chǎn) 運(yùn)送過(guò)程的復(fù)雜性。因此，于完成該封裝后，為了保證送至IC提供者的 存儲(chǔ)芯片是良好的，需要一種對(duì)于最易受損的存儲(chǔ)芯片的測(cè)試方法。

發(fā)明內(nèi)容

有鑒于此，本發(fā)明的主要目的在于提供一種多芯片封裝體的測(cè)試方法 及測(cè)試電路，通過(guò)分別讀取存儲(chǔ)單元中的預(yù)設(shè)數(shù)據(jù)，以及讀取任一具有一 不同于存儲(chǔ)單元中的預(yù)設(shè)數(shù)據(jù)的期望值的存儲(chǔ)單元數(shù)據(jù)，能輕易測(cè)試并入 多芯片封裝體中的存儲(chǔ)芯片，以簡(jiǎn)化產(chǎn)品運(yùn)送過(guò)程。

根據(jù)本發(fā)明的第一實(shí)施例，提供一種多芯片封裝體的測(cè)試方法。該多 芯片封裝體包含至少一存儲(chǔ)芯片，該存儲(chǔ)芯片包含多個(gè)存儲(chǔ)單元。該方法 包含：于該存儲(chǔ)單元上進(jìn)行一正常讀取操作，以檢查自該存儲(chǔ)單元讀取的 數(shù)據(jù)是否與該多個(gè)存儲(chǔ)單元中的預(yù)設(shè)數(shù)據(jù)相同；及于該存儲(chǔ)單元上進(jìn)行一 特殊讀取操作，以檢查自該存儲(chǔ)單元讀取的數(shù)據(jù)是否與一期望值相同，其 中該期望值是與儲(chǔ)存在該多個(gè)存儲(chǔ)單元中的數(shù)據(jù)無(wú)關(guān)。

根據(jù)本發(fā)明的第二實(shí)施例，提供一種多芯片封裝體的測(cè)試電路。該多 芯片封裝體包含至少一存儲(chǔ)芯片，該存儲(chǔ)芯片包含多個(gè)存儲(chǔ)單元。該電路 包含：一正常讀取邏輯電路與一特殊讀取邏輯電路。該正常讀取邏輯電路 是用于進(jìn)行該存儲(chǔ)單元上的一正常讀取操作，以檢查自該存儲(chǔ)單元讀取的 數(shù)據(jù)是否與該多個(gè)存儲(chǔ)單元中的預(yù)設(shè)數(shù)據(jù)相同。該特殊讀取邏輯電路是用 于進(jìn)行該存儲(chǔ)單元上的一特殊讀取操作，以檢查自該存儲(chǔ)單元讀取的數(shù)據(jù) 是否與一期望值相同，其中該期望值是與儲(chǔ)存在該多個(gè)存儲(chǔ)單元中的數(shù)據(jù) 無(wú)關(guān)。

本發(fā)明由以下詳述的較佳但非限制性的實(shí)施例成為明顯的。以下描述 是參考附圖作成。

附圖說(shuō)明

圖1是根據(jù)本發(fā)明的較佳實(shí)施例的多芯片封裝體的測(cè)試方法的流程 圖。

圖2是根據(jù)本發(fā)明的較佳實(shí)施例的多芯片封裝體的測(cè)試電路的方塊 圖。

【主要元件符號(hào)說(shuō)明】

20多芯片封裝體

22存儲(chǔ)芯片

100步驟

110步驟

120步驟

130步驟

140步驟

150步驟

200測(cè)試電路

202存儲(chǔ)陣列

210正常讀取邏輯電路

220特殊讀取邏輯電路

具體實(shí)施方式

本發(fā)明是關(guān)于一種包含有存儲(chǔ)芯片的多芯片封裝體的測(cè)試方法及測(cè) 試電路。完成多芯片封裝體之后，分別讀取存儲(chǔ)單元中目前儲(chǔ)存的數(shù)據(jù)， 以及在諸如0伏特字線電壓的條件下對(duì)該存儲(chǔ)芯片進(jìn)行一正常讀取操作與 一特殊讀取操作，以讀取存儲(chǔ)單元中預(yù)設(shè)的數(shù)據(jù)。因此，該封裝完成后， 能夠輕易地檢查出多芯片封裝體的存儲(chǔ)芯片是否受損，以簡(jiǎn)化產(chǎn)品運(yùn)送過(guò) 程。

參考圖1，其顯示根據(jù)本發(fā)明的較佳實(shí)施例的多芯片封裝體的測(cè)試方 法的流程圖。多芯片封裝體包含至少一諸如KGD閃存或SRAM存儲(chǔ)器的 存儲(chǔ)芯片。該存儲(chǔ)芯片包含多個(gè)存儲(chǔ)單元，及任一存儲(chǔ)單元儲(chǔ)存一位「1」 或「0」。首先，于步驟100，于存儲(chǔ)單元上進(jìn)行一正常讀取操作。例如， 在存儲(chǔ)芯片供應(yīng)至使用者(例如IC提供者)之前，將存儲(chǔ)芯片上的欲由 使用者使用的存儲(chǔ)單元部份設(shè)定至具有數(shù)據(jù)全為「1」，即處于非使用狀態(tài)， 且將使用者不會(huì)使用的存儲(chǔ)單元部份編程至一諸如010101的特定碼。