[發(fā)明專利]多芯片封裝體的測試方法及測試電路有效
| 申請?zhí)枺?/td> | 200910009658.8 | 申請日： | 2009-02-02 |
| 公開（公告）號： | CN101593562A | 公開（公告）日： | 2009-12-02 |
| 發(fā)明（設(shè)計(jì)）人： | 洪俊雄;何文喬;張坤龍 | 申請（專利權(quán)）人： | 旺宏電子股份有限公司 |
| 主分類號： | G11C29/00 | 分類號： | G11C29/00 |
| 代理公司： | 中科專利商標(biāo)代理有限責(zé)任公司 | 代理人： | 周國城 |
| 地址： | 臺灣省新竹*** | 國省代碼： | 中國臺灣;71 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 芯片 封裝 測試 方法 電路 | ||
1.一種多芯片封裝體的測試方法，其特征在于，該多芯片封裝體包 含至少一存儲芯片，該存儲芯片包含多個(gè)存儲單元，該方法包含：
于該多芯片封裝體上進(jìn)行一正常讀取操作，以檢查自該多芯片封裝體 讀取的數(shù)據(jù)是否與該多個(gè)存儲單元中的預(yù)設(shè)數(shù)據(jù)相同；及
于該多芯片封裝體上進(jìn)行一特殊讀取操作，該特殊讀取操作具有比正 常讀取操作時(shí)高或者低的字線電壓或參考電流，以檢查自該多芯片封裝體 所有存儲單元讀取的數(shù)據(jù)是否與一期望值相同，其中該期望值是與儲存在 該多個(gè)存儲單元中的數(shù)據(jù)無關(guān)。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述存儲芯片更包含 不會由使用者所使用及由一特定碼編程的存儲單元的一第一部份，所述進(jìn) 行正常讀取操作的步驟包含：讀取該多個(gè)存儲單元的該第一部份，以檢查 自該多個(gè)存儲單元的該第一部份所讀取的數(shù)據(jù)是否與該特定碼相同。
3.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述進(jìn)行正常讀取操 作的步驟，包含由使用者使用的存儲單元的一第二部份，以檢查自該多個(gè) 存儲單元的該第二部份所讀取的數(shù)據(jù)是否與該預(yù)設(shè)數(shù)據(jù)相同。
4.根據(jù)權(quán)利要求3所述的方法，其特征在于，由使用者使用的該多 個(gè)存儲單元的該第二部份中的該預(yù)設(shè)數(shù)據(jù)在該正常讀取操作中全為「1」。
5.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述進(jìn)行特殊讀取操 作的步驟，包含施加一0V電壓至該多個(gè)存儲單元的多條字線，及使用一 正常參考電流以檢查自該多個(gè)存儲單元讀取的數(shù)據(jù)是否全為「0」。
6.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述進(jìn)行特殊讀取操 作的步驟，包含施加一第二電壓至該多個(gè)存儲單元的多條字線，及使用一 正常參考電流以檢查自該多個(gè)存儲單元讀取的數(shù)據(jù)是否全為「1」，其中該 第二電壓是高于在正常讀取操作時(shí)施加至該多個(gè)存儲單元的該多條字線 的電壓。
7.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述進(jìn)行特殊讀取操 作的步驟，包含施加一第一參考電流與流經(jīng)任一存儲單元的電流比較，及 使用一正常字線電壓檢查自該多個(gè)存儲單元讀取的數(shù)據(jù)是否全為「1」，其 中該第一參考電流是低于在正常讀取操作時(shí)流經(jīng)任一存儲單元的電流。
8.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述進(jìn)行特殊讀取操 作的步驟，包含施加一第二參考電流與流經(jīng)任一存儲單元的電流比較，及 使用一正常字線電壓檢查自該多個(gè)存儲單元讀取的數(shù)據(jù)是否全為「0」，其 中該第二參考電流是高于在正常讀取操作時(shí)流經(jīng)任一存儲單元的電流。
9.根據(jù)權(quán)利要求1所述的方法，其特征在于，更包含若正常讀取操 作失敗，或正常讀取操作通過但特殊讀取操作失敗時(shí)，則判定待測存儲芯 片故障，以及若正常讀取操作與特殊讀取操作兩者均通過，則判定待測存 儲芯片通過。
10.根據(jù)權(quán)利要求1所述的方法，其特征在于，該存儲芯片是一已知 良好芯片(KGD)閃存。
11.根據(jù)權(quán)利要求1所述的方法，其特征在于，該存儲芯片是一SRAM 存儲器。
12.一種多芯片封裝體的測試電路，其特征在于，該多芯片封裝體包 含至少一存儲芯片，該存儲芯片包含多個(gè)存儲單元，該電路包含：
一正常讀取邏輯電路，用于進(jìn)行該存儲單元上的一正常讀取操作，以 檢查自該存儲單元讀取的數(shù)據(jù)是否與該多個(gè)存儲單元中的預(yù)設(shè)數(shù)據(jù)相同； 及
一特殊讀取邏輯電路，用于進(jìn)行該存儲單元上的一特殊讀取操作，該 特殊讀取操作具有比正常讀取操作時(shí)高或者低的字線電壓或參考電流，以 檢查自該多芯片封裝體所有存儲單元讀取的數(shù)據(jù)是否與一期望值相同，其 中該期望值是與儲存在該多個(gè)存儲單元中的數(shù)據(jù)無關(guān)。
13.根據(jù)權(quán)利要求12所述的測試電路，其特征在于，該存儲芯片是 一KGD閃存。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于旺宏電子股份有限公司，未經(jīng)旺宏電子股份有限公司許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/200910009658.8/1.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
