[發(fā)明專利]芯片封裝結(jié)構(gòu)的制程

無效

• 申請(qǐng)?zhí)枺?/td>: 200910008384.0
• 申請(qǐng)日: 2009-02-25
• 公開（公告）號(hào): CN101740411A
• 公開（公告）日: 2010-06-16
• 發(fā)明（設(shè)計(jì)）人: 沈更新;林峻瑩
• 申請(qǐng)（專利權(quán)）人: 南茂科技股份有限公司;百慕達(dá)南茂科技股份有限公司
• 主分類號(hào): H01L21/50
• 分類號(hào): H01L21/50;H01L21/782
• 代理公司: 上海專利商標(biāo)事務(wù)所有限公司 31100
• 代理人: 駱希聰

1.一種芯片封裝結(jié)構(gòu)的制程，包括：

提供一圖案化導(dǎo)電層與一圖案化防焊層，其中該圖案化導(dǎo)電層具有多個(gè)第一開口，該圖案化防焊層配置于該圖案化導(dǎo)電層上；

接合多個(gè)芯片至該圖案化導(dǎo)電層上，以使該些芯片與該圖案化防焊層分別配置于該圖案化導(dǎo)電層的相對(duì)二表面上；

借由多條導(dǎo)線電性連接該些芯片至該圖案化導(dǎo)電層，其中該些導(dǎo)線貫穿該圖案化導(dǎo)電層的該些第一開口；

形成至少一封裝膠體，以包覆該圖案化導(dǎo)電層、該圖案化防焊層、該些芯片以及該些導(dǎo)線；以及

分割該封裝膠體、該圖案化導(dǎo)電層與該圖案化防焊層。

2.如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)的制程，其特征在于，提供該圖案化導(dǎo)電層與該圖案化防焊層的方法包括：

提供一導(dǎo)電層；

形成一防焊層于該導(dǎo)電層上；

圖案化該防焊層以形成該圖案化防焊層，其中該圖案化防焊層暴露出部分該導(dǎo)電層；以及

圖案化該導(dǎo)電層以形成該圖案化導(dǎo)電層。

3.如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)的制程，其特征在于，提供該圖案化導(dǎo)電層與該圖案化防焊層的方法包括：

提供一防焊層；

形成一導(dǎo)電層于該防焊層上；

圖案化該防焊層以形成該圖案化防焊層，其中該圖案化防焊層暴露出部分該導(dǎo)電層；以及

圖案化該導(dǎo)電層以形成該圖案化導(dǎo)電層。

4.如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)的制程，其特征在于，提供該圖案化導(dǎo)電層與該圖案化防焊層的方法包括：

提供一導(dǎo)電層；

形成一防焊層于該導(dǎo)電層上；

圖案化該導(dǎo)電層以形成該圖案化導(dǎo)電層；以及

圖案化該防焊層以形成該圖案化防焊層，其中該圖案化防焊層暴露出部分該圖案化導(dǎo)電層。

5.如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)的制程，其特征在于，提供該圖案化導(dǎo)電層與該圖案化防焊層的方法包括：

提供一防焊層；

形成一導(dǎo)電層于該防焊層上；

圖案化該導(dǎo)電層以形成該圖案化導(dǎo)電層；以及

圖案化該防焊層以形成該圖案化防焊層，其中該圖案化防焊層暴露出部分該圖案化導(dǎo)電層。

6.如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)的制程，其特征在于，多個(gè)第二開口形成于該圖案化防焊層上，其中該些第二開口暴露出部分該圖案化導(dǎo)電層以及各該芯片的局部區(qū)域。

7.如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)的制程，其特征在于，多個(gè)第三開口形成于該圖案化防焊層上。

8.如權(quán)利要求7所述的芯片封裝結(jié)構(gòu)的制程，其特征在于，更包括：

于各該第三開口中形成一外部電極，且該些外部電極透過該些第三開口電性連接至該圖案化導(dǎo)電層。

9.如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)的制程，其特征在于，更包括：

形成一粘著層于該些芯片與該圖案化導(dǎo)電層之間。

10.如權(quán)利要求9所述的芯片封裝結(jié)構(gòu)的制程，其特征在于，該粘著層為一B階粘著層。

11.如權(quán)利要求10所述的芯片封裝結(jié)構(gòu)的制程，其特征在于，該B階粘著層預(yù)先形成于該芯片的一有源面上。

12.如權(quán)利要求10所述的芯片封裝結(jié)構(gòu)的制程，其特征在于，在該芯片粘著至該圖案化導(dǎo)電層之前，該B階粘著層形成于該圖案化導(dǎo)電層上。