[發明專利]多重晶體管元件及其操作與制造方法

有效

• 申請號: 200910008312.6
• 申請日: 2009-02-20
• 公開（公告）號: CN101604694A
• 公開（公告）日: 2009-12-16
• 發明（設計）人: 王士瑋;林春榮
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L27/115
• 分類號: H01L27/115;H01L29/423;H01L21/8247;H01L21/28
• 代理公司: 隆天國際知識產權代理有限公司
• 代理人: 姜 燕;陳 晨

技術領域

本發明涉及半導體制作，且特別涉及一種用于非易失性存儲器裝置的多 重晶體管元件及其制作方法。

背景技術

目前非易失性存儲器(Non-volatile?memory，NVM)已廣泛地應用于如計 算機的多種裝置之中。非易失性存儲器屬于電源關閉后仍可保存數據的一種 數據存儲裝置。非易失性存儲器可電性地或機械地尋址(address)。采用電性 定址的非易失性存儲器例如為閃存、可擦除可編程只讀存儲器(EPROM)、電 可擦除只讀存儲器(EEPROM)。非易失性存儲器的功能包括對其進行編程使 之存儲有數據、自其讀取數據和/或于擦除其內的數據。隨著閃存內元件的編 程、讀取及擦除等頻率的增加，起因于電子牽絆(electron?trapping)和/或溝道 毀損(channel?damage)等元件劣化情形也隨之增加。

發明內容

為了解決上述現有技術中存在的問題，本發明提供了一種多重晶體管元 件及其操作方法與制造方法。

依據一實施例，本發明的多重晶體管元件，包括：

一基板；一第一浮置柵堆疊物，位于該基板之上；一第二浮置柵堆疊物， 位于該基板之上并耦接該第一浮置柵堆疊物；以及一第一有源區，位于該基 板之內并耦接該第一浮置柵堆疊物與該第二浮置柵堆疊物。

依據另一實施例，本發明的多重晶體管元件的操作方法，包括：

采用一編程位線編程該多重晶體管元件，其中于程序化時該讀取位線未 被驅動。

依據又一實施例，本發明的多重晶體管元件的制造方法，包括：

于一基板內形成一淺溝槽隔離結構；以及于鄰近該淺溝槽隔離結構的該 基板上形成兩浮置柵堆疊物，其中所述兩浮置柵堆疊物相耦接。

本發明可于一多重晶體管元件進行編程操作時，于另一多重晶體管元件 進行讀取操作。因此，通過未處于編程操作的另一多重晶體管元件進行讀取 操作可進一步地消除或減少起因于多重晶體管元件經熱電子編程后所產生 的電荷牽絆所造成的如臨界電壓(Vt)劣化的可靠度的劣化改變。

為了讓本發明的上述和其他目的、特征、和優點能更明顯易懂，下文特 舉一優選實施例，并配合附圖，作詳細說明如下。

附圖說明

圖1-圖5顯示了依據本發明的一實施例的兩多重晶體管元件的不同附 圖；

圖6為一流程圖，顯示了如圖1-圖5所示的多重晶體管元件之一的操作；

圖7-圖12顯示了如圖1-圖5所示的多重晶體管元件的不同操作情形；

圖13為一流程圖，顯示了如圖1-圖5所示的多重晶體管元件其中之一 的制作；以及

圖14顯示了依據本發明另一實施例的兩多重晶體管元件。

上述附圖中的附圖標記說明如下：

200、200′～多重晶體管元件；

202～基板；

204a、204a′～第一多重晶體管元件；

204b、204b′～第二多重晶體管元件；

206a、206b～第一有源區；

208～晶體管源極區；

210a～第一元件第一漏極區；

210b～第二元件第一漏極區；

216a～第一元件第一溝道區；

216b～第二元件第一溝道區；

218a～第一元件第二有源區；

218b～第二元件第二有源區；

220a～第一元件第二漏極區；

220b～第二元件第二漏極區；

222a～第一元件第二溝道區；

222b～第二元件第二溝道區；

224～隔離結構；

230～場氧化物區；

232～擦除柵堆疊物；

244a～第一元件第一位線；

244b～第二元件第一位線；

246a～第一元件第二位線；

246b～第二元件第二位線；

248a～第一元件第一浮置柵極；

248b～第二元件第一浮置柵極；

252a～第一元件第二浮置柵極；